12-存储系统03教学.ppt

1）静态随机存储器 SRAM 的位存储单元 存储机理：利用双稳态触发器保存数据。 存 1：T1通、T2止 存 0：T1止、T2通 字线Z：连地址线 位线W：连数据线 分析： （1）保持数据：不送地址信号（Z=0，T5T6截止） （2）读出：送地址（Z=1），发读命令 （3）写入：送地址（Z=1），送数据（W=0/1），发写命令 2）动态随机存储器 DRAM 的位存储单元 存储机理：利用MOS电路中栅板电容保存数据。 存 1：电容有电荷 存 0：电容无电荷 字线Z：连地址线 位线W：连数据线 分析： （1）保持信息：不送地址信号（Z=0，T截止） （2）读出：送地址（Z=1），发读命令 （3）写入：送地址（Z=1），送数据（W=0/1），发写命令 SRAM 是以双稳态电路为存储单元，因此它不需要刷新。 DRAM 是通过电容的有无电荷存储数据的，由于随着时间的增加，电荷 会逐渐漏掉，从而使存储的数据丢失。所以，必须在电荷漏掉以 前就进行充电，以恢复原来的电荷。把这一充电过程称为刷新。 间隔多少时间刷新一次，主要根据电容电荷的泄放速度来决定。 DRAM 的所有存储单元都被刷新一次的时间为刷新周期（一般为2ms） 整个存储器中，各芯片可同时刷新，芯片内逐行刷新，每次刷新一行。 分析：所有的A0，A1…是连在一起的，便于各芯片同时刷新。 例如：如果DRAM为128*128（一次刷新一行） 则在2ms之内至少刷新128次。 系 统 总 线 存储器 运算器 控制器 接口与通信 输入/输出设备 林楠 办公室：211 办公电话：0371 电子邮件：linnan@zzu.edu.cn 《 计算机组成原理 》 第四章 存储器 3.1、主存储器概述 3.2、主存储器构成 3.3、主存储器扩展 3.4、主存储器与CPU的连接 3.4.1、存储芯片与CPU接口特性 3.4.2、存储芯片与CPU连接举例 3.4.3、存储器读写周期与CPU的配合 3.4.4、存储器DRAM动态刷新 3、主存储器 Review: 位单元构成 Z=1 W=1读0 写0 W=1读1 写1 六管静态位单元 SRAM：容量小、存取速度快、静态（不需要刷新电路保持数据）（小容量Cache） Review: 位单元构成 Z=1 + - W=1 写1 单管动态位单元 DRAM：容量大、存取速度慢、动态（需要刷新电路保持数据）（大容量内存） 3.4.4、动态存储器DRAM刷新 1）集中式刷新（ 适用于高速存储器） 在2ms内按存储器容量集中安排刷新时间（此刻停止读/写操作）。 如果对（128*128）矩阵存储器进行刷新，在读写操作 3872次后 集中刷新，已知该存储器的读写周期 T为500ns（读一行的时间） （刷新一行就等于读一行） 1 ms 毫秒 =1000 us微秒 1 us 微秒 =1000 ns 豪微秒 R/W R/W … R/W 刷新 … 刷新 读/写操作 共 3872T，1936us 刷新 共128T ，64us 2ms 500ns*128=64000ns=64us，此段时间CPU不能访问存储器。500ns*3872=1936000ns=1936us 1936+64=2000us=2ms 3.4.4、动态存储器DRAM刷新 死区 2）分散式刷新 把存取周期分成两部分。一半读写一半刷新，一个周期刷一行。 （如果CPU的存取周期是存储芯片存取周期的二倍，使用此方法好） 对128*128矩阵，读写周期T为500ns，则需要128个周期后才能把全部 单元刷新完毕，但是中间还有128个CPU访问的读写周期。 R/W 刷新 R/W 刷新 … R/W 刷新 R/W 刷新 刷新间隔 128 us =（500+500）* 128 = 128000 ns = 128 us 微秒 存取周期0 存取周期1