第2章 硬件结构.ppt

当看门狗溢出时，该脚将输出96个时钟振荡周期的高电平。 （2）EA*/VPP (Enable Address/Voltage Pulse of Programing，31脚) EA*：第一功能：外部程序存储器访问允许控制端。 EA*=1，在PC值≤0FFFH（不超出片内4KB Flash存储器地址范围）时，单片机读片内Flash存储器（4KB）中的程序，但PC值0FFFH （超出片内4KB Flash地址范围）时，将自动转向读取片外60KB（1000H-FFFFH）程序存储器空间中的程序。 EA*=0，只读取片外程序存储器中内容，读取地址范围为0000H～FFFFH，片内的4KB Flash 程序存储器不起作用。 P1口可驱动4个LS型TTL负载。 P1.5/MOSI、P1.6/MISO和P1.7/SCK 也可用于对片内Flash存储器串行编程和校验，分别是串行数据输入、输出和移位脉冲引脚。 （3）P2口：P2.7~ P2.0脚，8位，准双向I/O口，具有内部上拉电阻。 当AT89S51扩展外部存储器及I/O口时，P2口作为高8位地址总线输出高8位地址。 P2口也可作普通I/O使用。当作通用I/O输入时，应先向端口输出锁存器写1。可驱动4个LS型TTL负载。 （5）OV（PSW.2）溢出标志位 当执行算术指令时，用来指示运算结果是否产生溢出。如果结果产生溢出，OV=1；否则，OV=0。 （6）PSW.1位：保留位。 （7）P（PSW.0）奇偶标志位 指令执行后，累加器A中“1”的个数是奇数还是偶数。 P=1，A中“1”的个数为奇数。 P=0，A中“1”的个数为偶数。 此标志位对串行通信有重要意义，常用奇偶检验来检验数据串行传输的可靠性。 AT89S51复位后，程序存储器地址指针PC为0000H，程序从程序存储器地址0000H开始执行程序。由于外部中断0的中断服务程序入口地址为0003H，为使主程序不与外部中断0的中断服务程序发生冲突，用汇编语言编程时，一般在0000H单元存放一条跳转指令，转向主程序的入口地址。 上述问题，在使用C51语言编程时，用户只需正确书写中断函数即可，其他由C51编译时自动处理，不会发生冲突。 （1）P0口用作系统的地址/数据总线用 AT89S51外扩存储器或I/O时，P0口作为系统复用的地址/数据总线用。此时，图2-9中的“控制”信号为1，硬件自动使转接开关MUX打向上面，接通反相器输出，同时使“与门”处于开启状态。 当输出的“地址/数据”信息为1时，“与门”输出为1，上方的场效应管导通，下方的场效应管截止，P0.x引脚输出为1；当输出的“地址/数据”信息为0时，上方的场效应管截止，下方的场效应管导通，P0.x引脚输出为0。可见P0.x引脚的输出状态随“地址/数据”状态的变化而变化。上方场效应管起到内部上拉电阻作用。 当P0口作为数据线输入时，仅从外部存储器（或外部I/O）读入信息，对应 “控制”信号为0，MUX接通锁存器的Q*端。由于P0口作为地址/数据复用方式访问外部存储器时，CPU自动向P0口写入FFH，使下方场效应管截止，由于控制信号为0，上方场效应管也截止，从而保证数据信息的高阻抗输入，从外部存储器或I/O输入的数据信息直接由P0.x脚通过输入缓冲器BUF2进入内部总线。 由上分析，P0口具有高电平、低电平和高阻抗输入3种状态的端口，因此，P0口作为地址/数据总线使用时是一真正的双向端口。 P0口作为通用I/O输入口时，有两种读入方式：“读锁存器”和“读引脚”。 当CPU发出“读锁存器”指令时，锁存器的状态由Q端经上方的三态缓冲器BUF1进入内部总线； 当CPU发出“读引脚”指令时，锁存器的输出状态=1（即端为0），从而使下方场效应管截止，引脚状态经下方三态缓冲器BUF2进入内部总线。 2．P0口总结 综上所述，P0口有如下特点： （1）当P0口用作地址/数据总线口使用时，是一个真正的双向口，用作与外部扩展的存储器或I/O连接，输出低8位地址和输出/输入8位数据。 （2）当P0口用作通用I/O口使用时，需要在片外接上拉电阻，此时端口不存在高阻抗的悬浮状态，因此是一个准双向口。 如果单片机片外扩展了RAM和I/O接口芯片，P0口此时应作为复用的地址/数据总线口使用。如果没有外扩RAM和I/O接口芯片，此时即可作为通用I/O口使用。 2.5.2 P1口 P1口为通用I/O端口，字节地址为90H，位地址为90H～97H。位电路结构见图2-10。 1．P1口工作原理 P1口只作为通用I/O口使用。 （1）P1口作为输出口时，若CPU输出1，Q=1，Q*=0，场效应管截止，P1口引脚的输出为1；