CMOS集成电路制造工艺和版图的设计.pptVIP

CMOS集成电路制造工艺及版图;半导体集成电路制造工艺水平是决;CMOS集成电路的物理结构CM;7.1 集成电路工艺层NMOS;CMOS 工艺截面图Evalu;硅片内部的分层结构:主要特点：;叠放metal1层:Evalu;叠放metal2层:●侧视图显;7.2 互连线电阻和电容互连线;不同金属材料电阻率Evalua;Evaluation only;Evaluation only;Evaluation only;连线的寄生电容（与衬底或连线之;Evaluation only;多层电容模型Evaluatio;线间电容及其影响线间电容（ 单;现代工艺中的互连线Evalua;互连线时间常数(电阻乘寄生电容;7.3 MOSFET半导体基础;形成 ＭＯＳＦＥＴ的各工艺层Ｆ;MOSFET视图Evaluat;掺杂小结：增加载流子，提高导电;掺入硼B、镓Ga、铟In、铝A;Evaluation only;MOSFET中的电流n+、p+;形成反型层N沟道（NMOS）：;线性工作区（三极管区、电阻区）;饱和区Pinch-offEva;Current-Voltage;7.3 版图初识：FOX场氧区;源、漏极：n+、p+（有源区：;金属层之间以及金属层与晶体??之;互连线的版图例子Ｍ２与Ｍ１连接;3.5.1 FET阵列设计串联;３个串联FET版图设计Eval;基本门设计N阱还需要接VDD衬;缓冲器BUF: Out=In;INV schematic (;INV layout结论：N个;你能看出逻辑关系吗？Evalu;答案：Evaluation o;What’s this? （照;CMOS工艺制造流程主要的单项;一、主要的单项工艺N阱CMOS;单晶硅生长示意图Evaluat;单晶硅生长炉Evaluatio;预备工作：外延层淀积（p衬底）;1、 SiO2生长与淀积 Si;（2）化学气相淀积CVD：适宜;Patterning of S;2、多晶硅淀积多晶硅淀积：栅层;3、掺杂硅层：n+、p+，离子;Evaluation only;4、金属化： Al淀积 铝：粘;5、氮化硅SiN4淀积用于表面;6、化学机械抛光CMPEval;7、刻蚀先将掩模(mask)图;光刻Evaluation on;Evaluation only;然后进行离子注入，形成n+ 、;二、N阱 CMOS制造流程[1;Evaluation only;形成nFET 和pFETEva;Select掩模用于离子注入E;[3]淀积金属层：连接Eval;CMOS 制造简化流程Defi;五、Design RulesI;设计规则是版图设计中对层内和层;CMOS Process La;封装技术Electrical ;封装的概念 所谓封装形式就是;引线键合封装（wire-bon;倒装片封装（Flip-chip;与封装相关的重要参数Evalu;MCM（Multi-Chip ;本章要点CMOS集成电路是平面