锁相式数字频率合成器的设计实验报告.doc

实验四 锁相式数字频率合成器的设计 实验目的 1. 掌握锁相环及频率合成器原理。 2. 利用数字锁相环CD4046设计制作频率合成器。 3. 利用有源滤波器将CD4046输出方波。 实验仪器 DSO-2902示波器/逻辑分析仪一台 锁相环电路板一个 微机一台 微机专用直流电源一台实验 1．锁相频率合成器原理 锁相频率合成器是基于锁相环路的同步原理，由一个高准度、高稳定度的参考晶体振荡器，合成出许多离散频率。即将某一基准频率经过锁相环（PLL）的作用，产生需要的频率。原理框图如图4-1所示。 图4-1 锁相环原理框图 由图4-1可知，晶体振荡器的频率经固定分频后得到步进参考频率，将信号作为鉴相器的基准与分频器的输出进行比较，鉴相器的输出正比与两路输入信号是相位差，经环路滤波器得到一个平均电压，控制压控振荡器（VCO）频率的变化，使鉴相器的两路输入信号相位差不断减小，直到鉴相器的输出为零或为某一直流电平，这时称为锁定。锁定后的频率为即。当预置分频数变化时，输出信号频率随着发生变化。 锁相环中的滤波器时间常数决定了跟随输入信号的速度，同时也限制了锁相环的捕捉范围，详细原理见参考书。 2.CD4046锁相环工作原理 数字锁相环CD4046由两个鉴相器、一个压控振荡器、一个源极跟随器和一个齐纳二极管组成。鉴相器有两个共用输入端和，输入端既可以与大信号直接匹配，又可直接与小信号相接。自偏置电路可在放大器的线性区调整小信号电压增益。鉴相器Ⅰ为异或门，鉴相器Ⅱ为四组边沿触发器。由于CD4046的两个鉴相器输入信号均为数字信号，所以称CD4046位数字锁相环。压控振荡器的输出除受输入电压的控制外，还受禁止端INH的控制。当禁止端INH为高电平时，禁止VCO和源极跟随器工作；当禁止端INH为低电平时，允许VCO和源极跟随器输出。齐纳二极管用来辅助电源电压的调整。CD4046的功能框图和管脚排列如图4-2所示。 图4-2 CD4046管脚排列和功能框图 由于鉴相器Ⅰ为异或门，使用时要求两个输入信号必须都是占空比为50%为对称方波，此时它的鉴相范围是，否则线性鉴相范围将减小。在频率合成器中，由于环路中的分频输出信号一般都不是对称方波，故都不使用鉴相器Ⅰ。 鉴相器Ⅱ为四组RS边沿触发器，它具有鉴相/鉴频的功能，不像鉴相器Ⅰ依靠电平鉴相，鉴相器Ⅱ是依据脉冲边沿进行鉴相，对占空比无特殊要求，因而常使用在频率合成器中。鉴相器Ⅱ在不同输入相位差下输出的时域波形及鉴相特性曲线如4-3所示。 VCO的输出频率最高不超过1.5MHz（74HC4046为15MHz左右），决定振荡频率的不仅和电源电压有关，而且与外接阻容元件有关。振荡频率的定时元件有、和电容，无信号输入时，VCO将振荡在最低频率上。当使用不同电源时，与的关系、与的关系、/和/的关系如图4-4(a)、(b)、(c)所示。 图4-4 VCO频率特性参数 3．参考测量分析 （1）VCO的压控灵敏度与线性度。 前已指出，VCO的压控灵敏度是单位电压控制下，VCO输出角频率的变化量，记作，定义为 理想的压控灵敏度应是不变的，但实际中的是变化的，这样压控特性是非线性的，通常用线性度参量来描述线性度，越接近1越好，的定义为 （2）、及的测量与计算 为环路的自然谐振角频率，为阻尼系数，为频率转换时间（即频率合成器输出从某一频率跳变到另一频率的时间）。 环路锁定后，相位差为常量，鉴相器输出电压是直流电压，环路滤波器输出也为直流电压，用示波器可观测的状态变化，判定环路是否入锁。改变分频比的数值，环路即刻失锁，若频差在捕捉带内，经短时间频率的牵引，又进入锁定状态。频率合成器从失锁到入锁的时间，称为频率转换时间。实际测量时，可用一低频TTL信号源接到分频器预置码的某一位上。利用低频信号源高低电平，取代对应的两个可预置码，再用示波器同时观测信号源波形和点的波形，从示波器上读出峰值时间和频率转换时间的特征参数。对应波形如图4-5所示。 图4-5 分频比N改变时的波形 图5-5表明，TTL方波的控制下，环路分频比周期性的改变。鉴相器输出一个周期性频率阶跃信号，从某一电压开始（或）。经历一个瞬态响应过程，完成频率牵引和相位锁定，达到新的稳态直流电压（或）。可以利用和换算出阻尼系数和自然谐振角频率。它们分别为 CD4046中不包含环路滤波器，内部的鉴相器和压控振荡器相互独立，使用者可根据不同要求，合理地设计出环路滤波器参数，由于VCO输入阻抗极高，在设计环路滤波器时可以不考虑其影响。因锁相环是一个典型的自控系统（即相位反馈控制系统），和是两个重要的参量，它对环路