- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
TD-SCDMA参考设计V1.doc
TD-SCDMA参考设计V1.0
? 本篇应用笔记介绍了Maxim TD-SCDMA参考设计V1.0。TD-SCDMA是中国的第三代(3G)标准。中国政府已经为它划分了3个频段:1880~1920MH、2010~2025MHz和2300~2400MHz。Maxim TD-SCDMA参考设计1.0集中在2015~2025MHz频段,它是分配给TD-SCDMA的第一个频段。文中还包括了框图、测试结果、PCB版面设计要点和测得的性能。 ?
概述
TD-SCDMA(时分双工同步码分多址)是三个3G标准之一。中国政府最近(2002-10)给这项标准分配了155MHz的带宽。TD-SCDMA标准现在拥有三个频段:1880~1920MHz、2010~2025MHz和2300~2400MHz。Maxim目前已经生产了许多款工作在这些频段内并支持这个新标准的RF IC,这里记录的性能数据就是证明。
本文给出了Maxim TD-SCDMA V1.0(第一版)参考设计的性能,讨论了设计规范和测试结果。3GPP(第三代移动通信伙伴项目)()在规范25.945 V5.0.0中记录了无线射频部分的全部性能规范。
TD-SCDMA参考设计描述
Maxim TD-SCDMA参考设计1.0版是专门支持TD-SCDMA标准的单模、单频收发信机。除了一个需要快速锁定时间的PLL外,参考设计中所有的有源IC都来自Maxim。此收发机使用2.9V 至3.6V的单电源供电,接收模式下电源电流约73mA,发射模式下,在天线端口给出+16dBm的输出功率时电源电流约373mA。本参考设计提供了完整的手机收发信机设计方案,给出了工业中可实现的最高集成度。
全部的无线收发装置的设计被制作在一块单面40mm x 65mm的PCB上。无线收发信机的框图如图1所示。收发机的设计符合TD-SCDMA手机无线规范,3GPP TR 25.945 (5.1-5.3部分),(RF Requirements of 1.28Mcpc UTRA TDD Option)。
图1. TD-SCDMA RF收发机框图
接口板的框图如图2所示。这块接口板可以作为评估无线性能的方便测试工具。所有的逻辑I/O和寄存器都通过DB25 PC并口连接器、DIP开关模块和跳线进行编程控制。电位器提供可变的AGC电压,缓冲器通过SMA连接器提供单端基带I/Q信号(通过跳线的选择可以得到差分I/Q TX)。对于没有成熟的基带处理器的无线测试,这块接口板在I/Q的输入和输出包含了可调节的基带滤波器。在接口板的左下方还提供了可以连接可编程逻辑器件的连接器,可编程逻辑器件可以使收发机全速工作,这样就可以实时地观察动态模式转换。
图2. 接口板框图
图3是安装在接口板上的无线收发装置的照片。图4标示出了无线装置的主要模块的位置和PCB的尺寸。
图3. 接口板上的TD-SCDMA装置
图4. TD-SCDMA收发机尺寸
核心规范概要
PLL与频率稳定性
所有的测试数据都是在室温下得到的,~25℃
No. Parameter Symbol Test Condition Technical Specs/Ref. Subcluse 3Gpp Spec. We Measure Our Target Units 1 Frequency stability Fsb ? TR 25.945/5.2.3 ±0.1 ±0.015 ±0.05 PPM 2 RF PLL phase noise n Set RF LO at 1.75GHz ? ? -83 1KHz offset -87 5KHz offset -89 10KHz offset -98 50KHz offset -110 100KHz offset -80-82-83-95-110 dBc/Hz 3 Integrated phase noise of RF PLL rms Over 1kHz ~ 1MHz ? ? 0.5 1 DEG 4 RF PLL lock time Tlock Final frequency error 40kHz ? 120 80* 120 μS 5 IF PLL phase noise n Set IF LO at 528MHz ? ? -88.5 1KHz offset -93.5 5KHz offset -94.3 10KHz offset -110 50KHz offset -122 100KHz offset -82-87-88-104-120 dBc/Hz 6 Integrated phase noise of IF PLL rms Over 1kHz ~ 1MHz ? ? 0
文档评论(0)