ISE界面介绍及使用教程VHDL解读.ppt

基于VHDL语言的ISE设计流程--查看布局布线后结果 选择Place Route, 并展开 选择View/Edit Routed Design(FPGA Editor) 基于VHDL语言的ISE设计流程--查看布局布线后结果 FPGA硅片布局 选择放大按钮,查看硅片细节 基于VHDL语言的ISE设计流程--查看布局布线后结果 CLB Slice 连线 双击,展 开Slice 基于VHDL语言的ISE设计流程--查看布局布线后结果 关闭FPGA Editor界面 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 准备工作: 将HEP的USB-JTAG电缆分别和计算机USB接口及EXCD-1目标板上的JTAG7针插口连接; 计算机自动安装JTAG驱动程序; 给EXCD-1目标板上电; 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 选择top.vhd 选择Configure Target Device,并展开 选择Manage Configuration Project (iMPACT),并双击. 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 选择Boundary Scan,(边界扫描) 鼠标右击该区域,出现 选择Initialize Chain(初始化链) 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 Xcf04s-Xilinx的串行Flash芯片 xc3s500e-Xilinx的FPGA芯片 两个芯片连接在JTAG链路上 点击“Yes”按钮 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 先不烧写设计到PROM芯片中,所以选择”Cancel”按钮 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 找到设计工程所在的目录 找到要下载的比特流文件top.bit 点击打开按钮 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 Spartan-3E支持商用的并行Flash, 此处不需要使用它,所以选择“No”按钮 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 下载属性设置,此处选择默认设置,然后点击“OK”按纽 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 xc3s500e,已经分配了下载文件top.bit 鼠标右健点击 芯片图标,出现 下面的菜单 点击“Program”选项，开始对FPGA进行编程 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 点击“OK”按钮 基于VHDL语言的ISE设计流程--下载设计到FPGA芯片 出现编程进度条 编程完成后，出现 下面界面 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 点击Create PROM File 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 选择Xilinx Flash/PROM选项 点击该按钮，进入下一步 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 下拉框中选择xcf04s 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 选择Add Storage Device XCF04S被添加 点击该按钮，进入下一步 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 点击“浏览”按钮， 定位要转换的比特流 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 定位到设计工程所在的目录 输入名字“counter_burn” 点击“OK”按钮 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 点击“OK”按钮 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 选择top.bit文件 点击“打开”按钮 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 点击“No”按钮，不添 加其它需要转换的比 特流文件 点击“OK”按钮 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 在主菜单下，选择 Operations-Generate File… 关闭该界面 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 下面将生成的PROM文件烧到PROM芯片中。 选择Boundary Scan 准备分配PROM文件给XCF04S 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 鼠标右键点击芯片图标 选择Assign New Configuration File… 基于VHDL语言的ISE设计流程--生成PROM文件并下载到PROM 选择counter_burn.mcs文件 点击“打开