网站大量收购闲置独家精品文档,联系QQ:2885784924

十进制位加法计数器设计.docVIP

  1. 1、本文档共7页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
十进制位加法计数器设计

洛阳理工学院 十 进 制 4 位 加 法 计 数 器 系别:电气工程与自动化系 姓名:李奇杰 学号:十进制4位加法计数器设计 设计要求: 设计一个十进制4位加法计数器设计 设计目的: 1. 掌握EDA设计流程 2. 熟练VHDL语法 3. 理解层次化设计的内在含义和实现 设计原理 通过数电知识了解到十进制异步加法器的逻辑电路图如下 则可以通过对JK触发器以及与门的例化连接实现十进制异步加法器的设计 设计内容 JK触发器逻辑功能表: J K CP Q Qn 0 0 ↓ Q Q’ 0 1 ↓ 0 1 1 0 ↓ 1 0 1 1 ↓ Q’ Q JK触发器的VHDL文本描述实现: --JK触发器描述 library ieee; use ieee.std_logic_1164.all; entity jk_ff is port( j,k,clk: in std_logic; q,qn:out std_logic ); end jk_ff; architecture one of jk_ff is signal q_s: std_logic; begin process(j,k,clk) begin if clkevent and clk=0 then if j=0 and k=0 then q_s = q_s; elsif j=0 and k=1 then q_s = 0; elsif j=1 and k=0 then q_s = 1; elsif j=1 and k=1 then q_s = not q_s; end if; end if; end process; q = q_s; qn = not q_s; end one; 元件门级电路: 与门VHDL文本描述实现: --与门描述 library ieee; use ieee.std_logic_1164.all; entity yumen2 is port( a,b:in std_logic; co:out std_logic ); end entity yumen2; architecture one of yumen2 is begin co= (a and b ); end architecture one; 门级电路: 十进制异步加法器例化元件文本实现: library ieee; --JK触发器描述 use ieee.std_logic_1164.all; entity jk_ff is port( j,k,clk: in std_logic; q,qn:out std_logic ); end jk_ff; architecture one of jk_ff is signal q_s: std_logic; begin process(j,k,clk) begin if clkevent and clk=0 then if j=0 and k=0 then q_s = q_s; elsif j=0 and k=1 then q_s = 0; elsif j=1 and k=0 then q_s = 1; elsif j=1 and k=1 then q_s = not q_s; end if; end if; end process; q = q_s; qn = not q_s; end one; --与门描述 library ieee; use ieee.std_logic_1164.all; entity yumen2 is port( a,b:in std_logic; co:out std_logic ); end entity yumen2; architecture one of yumen2 is begin co= (a and b ); end architecture one; library ieee; --十进制加法计数器描述 use ieee.std_logic_1164.all; entity count10 is port( cp: in std_logic; c:out std_logic; q:out std_logic_vector(3 downto 0) ); end entity count10; architecture count of count10 is --例化元件JK触发器 component jk_ff port( j,k,clk: in std_logic; q,qn:o

文档评论(0)

panguoxiang + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档