实验八计数器.docVIP

实验八 计数器 实验目的 掌握时序逻辑电路的设计方法 熟悉中规模集成计数器的逻辑功能及其测试方法 掌握用集成计数器构成任意进制计数器的方法 实验预习要求 熟悉时序逻辑电路设计方法、计数器的工作原理及构成任意进制计数器的方法 熟悉实验所用集成芯片的引脚排列及逻辑功能 画出实验接线图及列出实验记录表格 实验原理 实验设备与器件 数字电路实验箱 双踪示波器 CC4027(74LS12)或CC4013(74LS74)X2，CC4012(74LS20),CC40192(74LS192)X3，CC4011(74LS00) 实验内容及步骤 设计一个三位二进制异步加法计数器，并进行验证。 设计一个三位二进制异步减法计数器，并进行验证。 测试十进制同步可逆计数器CC40192的逻辑功能 计数脉冲由单次脉冲源提供，置零端CR。置数端、数据输入端D3、D2、D1、D0分别接逻辑电平开关输出插口，数据输出端Q3、Q2、Q1、Q0接译码器显示输入相应插口A、B、C、D；和接逻辑电平输入插口。按表8-1逐项测试并判断集成块的功能是否正常。 置零 令CR=1，其他输入为任意态，这时Q3Q2Q1Q0=0000，译码数字显示为0. 置数 CR=0，CPu、CPd任意，从数据输入端D3、D2、D1、D0输入一组任意二进制数，令=0，观察译码显示输出，预置功能是否完成。 加计数 CR=0，=CPd=1，CPu接单次脉冲源。送入10个单次脉冲，观察译码显示是否按8421码十进制状态转换表进行；输出状态变化是否发生在CPu的上升沿。 减计数 CR=0，=CPu=1，CPd接单次脉冲源，参照（3）进行试验. 用置零法设计一个六进制计数器，并进行验证 用置数法设计一个六进制计数器，并进行验证 设计一个100进制加法计数器，并进行验证 设计一个100进制减法计数器，并进行验证 设计一个六十进制计数器，并进行验证 按图8-8和8-9进行试验，记录之