数电课设——进制同步加法计数器(无效状态为)数电课设.docVIP

1 六进制同步加法计数器(无效状态为000 101) 1.1 课程设计的目的和要求 1.1.1 课程设计的目的 1 学会使用数字电子实验平台 2 熟悉各个芯片和电路的接法 3 熟练掌握设计触发器的算法 4 懂得基本数字电子电路的功能，会分析，会设计 1.1.2 课程设计的要求 1 六进制同步加法计数器（无效状态为000 101） 2 串行序列信号检测器（0101） 3 实验用两片74LS112，一片74LS00,一片74LS08芯片完成 1.1.3 基本原理 计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。计数器不仅有加法计数器，也有减法计数器。一个计数器如果如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。 同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。 1.2 设计过程 1.2.1 状态图 001 010 011 100 110 111 图1.2.1 状态图 排列: 选用三个CP下降沿触发的边沿JK触发器74LS112 两个 1.2.2 卡诺图 00 01 11 10 xxx 010 100 011 110 xxx 001 111 图1.2.2 输出卡诺图 00 01 11 10 x 0 1 0 1 x 0 1 图1.2.3 Q2n次态卡诺图 00 01 11 10 x 1 0 1 1 x 0 1 图1.2.4 Q1n次态卡诺图 00 01 11 10 x 0 0 1 0 x 1 1 图1.2.5 Q0n次态卡诺图 1.2.3 驱动方程 状态方程 状态方程: Q2n+1= Q2nQ1n Q0n+ Q2n Q0n Q1n+1= Q1n+ Q0nQ1n Q0n+1=Q1nQ0n+ Q2nQ1nQ0n 驱动方程： J2=Q1n Q0n K2=Q0n J1= 1 K1=Q0n J0=Q1n K0= Q2nQ1n 1.3 设计电路图 图1.3.1 设计电路 实验结果可通过数字显示器的数字变化检验，较直观易懂，容易验证电路是否正确。 1.4 最后结果 图1.4.1 001 图1.4.5 010 图1.4.6 011 图1.4.7 100 图1.4.8 110 2 串行序列信号检测器的设计（检测序列0101） 2.1 课程设计的目的 1 了解串行序列信号检测器的工作原理和逻辑功能。 2 掌握串行序列信号检测器电路的分析，设计方法及应用。 3 学会正确使用JK触发器。 2.2 设计的总体框图： CP Y 输入脉冲 串行序列输出 图2.2.1 总体框图 2.3 设计过程： 实验用两片74LS112，一片74LS00芯片，一片74LS108完成 状态图： 图2.3.1 状态图 采用同步的方案,，即取:CP0=CP1 =CP 选用3个CP下降沿触发的边沿JK触发器74LS112 两个 2.3.1 输出方程: Qn1Q0n