第七章 微型计算机中断系统解析.ppt

主-从式8259级联系统的连接，需要注意的要点如下： * 主片的INT引脚接CPU的INTR引脚，从片的INT引脚分别主片的IRi引脚，使得由从片输入的中断请求，能够通过主片向CPU发出； *主片的3条级联线与各从片的同名级联线引脚对接，主片为输出，从片为输入。 *主片用以向各从片发出优先级别最高的中断请求的从片代码，各从片用该代码与本片的代码进行比较，符合则将本片ICW2中预先设定中断类型码，送数据总线。 * 主片的SP/EN接+5v，从片的SP/EN接地。 【习题与思考】 试说明8259A芯片的可编程序性？8259A芯片的编程有哪两种类型？ 8259A芯片是如何实现对8级中断进行管理的？又是如何级联实现对64级中断管理的？ 在8259A级联工作的情况下，主片的CAS0～CAS2与从片的CAS0～CAS2的作用有何不同？ 试结合8086/8088的INTR中断响应过程，说明向量中断的基本概念和处理方法。 5．在采用8259A作为中断控制器的系统中，由IRi输入的外部中断请求，能够获得CPU响应的基本条件是什么？ 六、8259A的编程 8259A是可编程的集成电路芯片，这大大增加了其使用的灵活性。 1. 8259A的端口地址 由8259A的外部结构可知：与寻址8259A内部寄存器组有关的信号包括：CS、A0、RD、WR等，其中CS是由地址译码器形成的芯片选择信号，只有该引脚为低电平时，相应的8259A芯片才工作。 若8259A与8088CPU配合使用，可直接将A0与CPU的地址信号输出引脚A0相连，8259A的两个端口地址是连续的； 若8259A与8086CPU配合使用，如将8259A的D7～D0接到16位数据总线的低8位，则A0应与CPU的地址信号输出引脚A1相连，此时地址码A0应取0，8259A的两个端口地址都是偶地址，若除以2之后若仍为偶数，则为偶地址；除以2之后若为奇数，则为奇地址，即： ICW2～ICW4、OCW1 ―― 0 1 ICW1、OCW2、OCW3 ―― 0 0 A0 A1 A0用以区分8259A芯片中的不同寄存器组，由于8259A内部寄存器的寻址，只用到一位地址信号，所以一片8259A芯片占用系统中的两个端口地址，即偶地址和奇地址，并且规定偶地址小于奇地址。 需要注意的是：8259A内部并不只有两个寄存器，为了区别不同的寄存器，需采用在有关信息中加特征位、或规定有关操作顺序的方法，来区分不同的输入/输出信息。 2. 8259A的初始化编程 (1). 引言 在使用8259A之前，必须对其进行初始始化编程，以规定它的各种工作方式，并明确其所处的硬件环境。 若CPU用一条输出指令向8259A的偶地址端口写入一个命令字，而且D4=1，则被解释为初始化命令字ICW1，输出ICW1启动了8259A的初始化操作，8259A的内、外部自动产生下列操作： ①边沿敏感电路复位，中断请求的上升沿有效。 ②中断屏蔽器IMR清零，即对所有的中断呈现允许状态。 ③中断优先级自动按IR0—IR7排列。 ④清除特殊屏蔽方式 8259A的初始化编程，需要CPU向它输出一个2－4字节的初始化命令字，输出初始化命令字的流程如图7-8所示，其中ICW1和ICW2是必须的，而ICW3和ICW4需根据具体的情况来加以选择。各初始化命令字的安排与作用分叙如下： (2).ICW1:初始化命令字1，写入8259A偶地址端口，其各位的功能及含义如下： A0 D7 D6 D5 D4 D3 D2 D1 D0 IC4 SNGL × LTIM 1 × × × 0 a. D0：IC4位，用以决定是否跟ICW4，若D0=1，则说明必须输出ICW4；若D0=0，则说明不需输出ICW4。若ICW4的各位都为0，则说明不需要输出ICW4。 b. D1：SNGL位，取决于8259A芯片是单片工作，还是多片级联工作。若8259A单片工作，则D1=1；若8259A多片级连工作，则D1=0。 c. D2：ADI位，只用于MCS80/85系统中，规定CALL地址的间隔，在8088/8086系统中，该位无意义。 d. D3：LTIM位，规定中断请求信号的引入方式。若D3=1，则表示中断请求信号为高电平有效；若D3=0，则表示中断请求信号为上升沿有效。 e. D4：恒定为1，为ICW1的特征位。 f. D5-7：应用于MCS80/85系统，为入口地址中的编程位，在8088/8086系统中，无意义。 图7-8 8259A初始化流程图 (2).ICW2:初始化命令字2，写入8259A奇地址端口 A0 D7 D6 D5 D4 D3 D2 D1 D0 0 0