第2章节集成逻辑门—陈仲林教材—高职高专.pptVIP

* 第2章 集成逻辑门 学习要点： 典型TTL逻辑门的内部组成及工作原理 常用CMOS门的组成 常用集成逻辑门系列及使用注意事项 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 第2章 集成逻辑门 退出 2.1 TTL与非门 2.2 OC门和三态门 2.3 CMOS集成逻辑门 2.4 集成逻辑门的使用 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 2.1 TTL与非门 2.1.1 TTL与非门的工作原理 2.1.2 TTL与非门的电压传输特性及主要参数 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 集成电路是把若干个有源器件和无源器件及其导线，按照一定的功能要求制作在同一块半导体芯片上的产品 目前，最常用的集成逻辑门电路是TTL门和CMOS门，但是不管用哪种技术实现，逻辑门电路的逻辑功能都是相同的。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 2.1 TTL与非门 TTL门电路 是目前双极型数字集成电路中使用最多的一种，由于这种数字集成电路的输入端和输出端的结构形成都采用了半导体三极管，所以一般称为晶体管—晶体管逻辑门电路，简称TTL门电路。 2.1.1 TTL与非门的工作原理 1．电路组成 下图所示是TTL与非门的基本电路，它由三部分组成。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 输入级 中间级 输出级 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 2．工作原理 （1）输入端A、B、C中至少有一个为低电平的情况。当输入端至少有一个为低电平时，VT1的发射结正向导通，其基极电位UB=1V。要使VT1集电结以及VT2和VT5发射结导通，必须使3个PN结正偏，即VT1的基极电位UB＝2.1V， 现在UB仅为1V，故VT2、VT5截止，它的集电极电位约等于电源电压5V，因此VT3、VT4构成的复合三极管必然导通，VT4的输出端Y的电位UOH=5-0.7-0.7=3.6V，即输出高电平（3.6V）。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. （2）输入端A、B、C全为高电平（3.6V）的情况。 当输入端全部接高电平（3.6V）时，VT1的基极电位UB最高也不超过2.1V，因为此时VT1集电结以及VT2、VT5发射结把VT1基极电位限制在2.1V，故VT1发射结反偏截止。而VT2、VT5基极有电流就饱和，所以VT5的输出端Y的电位UOL=0.3V，即输出低电平。 下表列出了在输入不同的情况下TTL与非门各管的状态。 输入 至少一个低电平 全为高电平 VT1 深度饱和 倒置运用 VT2 截止 饱和 VT3 微饱和 微导通 VT4 导通 截止 VT5 截止 饱和 输出 高电平 低电平 注意：倒置运用时晶体管发射结反偏，集电结正偏，电流放大倍数只有0.05左右。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 数字电路中规定电压值大于2.7V为高电平，即通常所认为的“1”；电压值小于0.5V为低电平，即通常所认