讲稿...docVIP

4.1 组合逻辑电路设计 4.1.1 基本门电路 基本门电路有与门、或门、非门、与非门、或非门和异或门等，用VHDL语言来描述十分方便。 【例4.1】2输入与非门电路 ?LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY xx1 IS PORT(a，b：IN STD_ LOGIC； y：OUT STD_LOGIC)； END xx1； ARCHITECTURE NAND2PP OF xx1 IS BEGIN y=a NAND B； END NAND2PP； 【例4.2】2输入或非门 LIBRARY ieee； use ieee.std_logic_1164.all； entity nor2 is port(a，b：in std_logic； y：out std_logic)； end nor2； architecture nor_behave of nor2 is begin y=a nor b； end nor_behave； 【例4.3】2输入异或门电路 library ieee； use ieee.std_logic_1164.all； entity xor2 is PORT(a，b：IN STD_IOGIC； y：