边沿触发器综述.pptVIP

主从型RS触发器的电路结构和图形符号 5. 工作波形（又称为时序图，设初态为0 ） 图4-10　主从RS触发器的时序图 置1 置0 置1 主从 J K 触发器的电路结构和图形符号 返回 Q’ 4-5 边沿触发器 一、维持—阻塞边沿D触发器 1．D触发器的逻辑功能 D触发器只有一个触发输入端D，因此，逻辑关系非常简单； 0 0 1 1 D 0 1 0 1 Qn 0 0 1 1 Qn+1 输出状态 同D状态 功能 D触发器的功能表 2．维持—阻塞边沿D触发器的结构及工作原理 （1）同步D触发器： 该电路满足D触发器 的逻辑功能，但有 同步触发器的空翻现象。 设：D=1 该触发器为上升沿触发。 （2）维持—阻塞边沿D触发器 为了克服空翻，在原电路的基础上引入三根反馈线。 ①置1。 设：D=1 L1称为置1维持线。 L2称为置0阻塞线。 （2）维持—阻塞边沿D触发器 ②置0。 设：D=0 L3称为置0维持线。 可见，引入了维持线和阻塞线后，将触发器的触发翻转控制在CP上跳沿到来的一瞬间，并接收CP上跳沿到来前一瞬间的D信号。 利用CMOS传输门构成的的上升沿触发的边沿D触发器 例 已知维持—阻塞D触发器的输入波形，画出输出波形图。 解：在波形图时，应注意以下两点： （1）触发器的触发翻转发生在CP的上升沿。 （2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。 * * 目前市场上出售的集成触发器产品通常为JK触发器和D触发器两种类型。 4-7 　集成触发器 表4-12 常用集成触发器 * * 4.7.1 集成JK触发器 图4-25 集成JK触发器74LS112 (a) 外引脚图 (b) 逻辑符号 常用的有74LS112、CC4027等。 　74LS112为负边沿触发的双JK触发器。SD、RD分别为异步置1端和异步置0端，均为低电平有效。 1. 74LS112的外引脚图和逻辑符号 * * 2. 逻辑功能 表4-13 74LS112的功能表 * * 3. 时序图 图4-26 74LS112的时序图 置0 置1 置1 置0 * * 4.7.2 集成D触发器 图4-27 双D触发器74LS74 (a) 外引脚图 (b)逻辑符号 1. 双D触发器74LS74外引脚图和逻辑符号 * * 2. 逻辑功能 表4-14 双D触发器74LS74的功能表 触发方式为CP上升沿触发。 低电平有效的异步置0端和异步置1端 * * 3. 时序图 图4-28 　74LS74的时序图 置0 置D 置1