基于cpld的多路数据采集器设计-毕业论文.docVIP

基于CPLD的多路数据采集系统设计 1 绪论 1.1 设计背景及意义 数据采集，是指从传感器和其它待测设备中获取对象信息的过程。数据采集系统(Data Acquisition System，简称DAS)是结合基于计算机的测量软硬件产品来实现灵活的、用户自定义的测量系统。随着科技技术的不断进步，人们对数据采集的各项技术指标如采样频率、分辨率、输入范围等也提出了更高的要求。一方面要求数据采集系统有低功耗，微型化的特点，一方面又要求其能够实时反映现场信号的数据变化。但单片机处理数据能力比较低，已经无法达到这些要求。于是基于 DSP、FPGA等高端微处理器的数据采集系统开始发展，而随着半导体技术的飞速发展，现在的数据采集系统很容易就能实现低成本、低功耗、高可靠性的特点，各种高性能的数据采集卡不断问世，数据采集系统的应用越来越广泛，高速数据采集系统也日趋成熟。由此可以看出数据采集系统的发展前景是相当广阔的。 数据采集的重要性是十分显著的，它是计算机与外部物理世界连接的桥梁。控制系统的性能很大程度上取决于其数据采集系统的性能。随着科学技术的快速发展，当今的一些控制系统经常要求能够对信号进行实时处理（如谐波分析，数字图像处理等）。然而要实现对信号的实时处理，这就要求最底层的数据采集系统必须具有更高的采集速率，更高的精度，能够提供更丰富的原始数据信息。高精度，高速度的数据采集系统已经成为数据采集的主要发展方向。传统的数据采集系统一般以单片机作为核心设计电路，可是单片机的速度相对较慢，在一些要求较高的实时数据采集系统中，采样频率可达到上百兆，这样的频率对于单片机来说是无能为力的。于是随着科技技术的进一步发展，就出现了目前流行的高速数据采集系统。要提高数据采集系统的采样速率有两种方法，一种是提高 AD 转换器的转换速率，即采用高速 AD 转换器，另一种是改进数据传送方式。传统的串口(如RS232)，其传输速率为几十kb/s 到100kb/s，而系统所要求的数据传输速率很高，而且还要实现数据的采集与传输同步进行，串口的速率远远达不到实时要求。 综合以上两种方式和数据采集系统的发展状况，本文提出了一种适合数据采集系统发展趋势的设计方案。一种基于高速逻辑器件 CPLD 控制的高速 AD 转换采集系统。这种采集系统可以大幅改进传统数据采集系统的缺陷，提高数据采集的速度和精度。另外此种采集系统用模块化设计思想，不仅可以硬件实现数据采集，还可以增添更多的拓展功能。而且其软件构成较为简单，成本相对较低。可见此种系统的研制是很有价值的。 1.2 硬件描述语言 硬件描述语言是实现 EDA 的编程语言，目前，使用最广泛的硬件描述语言是 VHDL和 VerilogHDL。 1）VHDL VHDL 是由美国国防部于 20 世纪 80 年代提出的一种标准，其核心思想是用文字和语言的方式记录下完整的电路设计，当看到这种语言时，就能看到该语言对应的电路设计。很快的，VHDL 被 IEEE 所承认，成为了工业界的标准。随着时间的推移，VHDL 的标准也得到不断的修正和更新。 与其它硬件描述语言相比，VHDL 具有良好的可读性、可移植性，对设计的描述具有相对独立性，拥有更强的行为描述能力，支持层次化设计，具有多层次描述系统硬件功能的能力，具有支持大规模设计的分解和已有设计的再利用功能，从而决定了它成为系统设计领域最佳的硬件描述语言。VHDL 拥有丰富的仿真语句和库函数，使得在任何大系统的设计早期就能检查设计系统的功能可行性，随时可对设计进行时序和功能仿真。可以利用EDA 工具进行逻辑综合和优化，并自动将 VHDL 转化为门级网表。 2）Verilog HDL Verilog HDL 是在 C 语言的基础上发展起来的，语法和 C 语言极为相似。该硬件描述语言由 GDA（Gateway Design Automation）公司所创造，但并没公开分表，后来，Cadence公司于 1989 年收购了 GDA 公司，Verilog HDL 理所当然的成为了 Cadence 公司的专利。 后来，Verilog HDL 被 IEEE 收录和标准化，即 IEEE1364-1995，越来越多公司和设计人员开始使用 Verilog HDL。 Verilog HDL 简单易学，特别对于学过 C 语言或有 C 语言开发经验的人，一般只需花很短时间就能学习和熟悉它，不过要想熟练运用它，则需要经常编写代码和做实验，最好能做几个实际的项目，通过实际项目开发，可以让 FPGA 开发人员进一步了解和精通Verilog HDL。 观察一下两者的结构，我们可以发现 Verilog HDL 语言的系统抽象能力稍逊于 VHDL，而对门级开关电路的描述能力则优于 VHDL。VHDL 的书写的规则比