本实验计数与显示[].pptVIP

本实验计数与显示[].ppt

此“教育”领域文档为创作者个人分享资料,不作为权威性指导和指引,仅供参考
  1. 1、本文档共16页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本实验计数与显示[]

数字电子技术实验 实验3.6.1 计数与显示 一、实验目的 1.学习计数器、译码器和七段显示器的使用方法。 2、用74LS161计数器、4511译码器、BS311201显示器和74LS00实现一个带显示的60进制计数器。 二、实验任务 2.掌握计数器、译码器和七段显示器的综合应用 。 3.掌握用示波器测试计数器输出波形的方法 。 1、用1片74LS161计数器、1片4511BD_5V译码器、1个Seven Segment Display显示器实现一个带显示的10进制计数器。 数字电路实验箱(74LS161、4511、BS311201、74LS00数字集成芯片、脉冲源 )、数字万用表、示波器、导线。 三、实验设备 四、实验原理及步骤 74LS161引脚图 4511引脚图 CC4511 BCD 码七段译码器,驱动共阴数码管BS311201集成片 七段数码管显示笔段 BS311201共阴极显示器,COM 接地; BS311101共阳极显示器,COM 接电源+5V。 输入高位 输入低位 74LS161逻辑符号 输出高位 74LS161 ET EP Co 输入输出端说明 CR: 异步清零端,低电平有效; LD: 同步置数端,低电平有效; ET、EP:使能端,高电平有效; CP:计数器时钟; D、C、B、A:数据输入端; QD、QC、QB、QA :数据输出端; Co:进位端。 0 0 0 0 d c b a 加计数 保持 保持 0 × × × × × × × × 1 0 × × d c b a 1 1 1 1 × × × × 1 1 0 × × × × × × 1 1 × 0 × × × × × QD QC QB QA CR LD ET EP CP D C B A 输 出 输 入 74LS161 功能表 低电平有效 74LS161 是一个可预置的4位二进制同步加法计数器,它的计数长度是16。 低电平上升沿有效 计数器 译码器 显示器 计数、译码、显示电路框图 进制=计数长度=脉冲的个数 脉冲信号 用带清“0”输入端的中规模N进制计数器,实现带显示的M进制计数,计数长度M(M≤N),新的计数器有效状态是S0~SM-1。 清“0”和预置“0” 同步置“0”(用LD置“0”,与CP上升沿有关),计数值M-1 异步清“0”(用CR清“0”,与CP无关),计数值M,此时SM 为过渡过程。 用74LS161计数器、4511译码器、BS311201显示器和74LS00实现一个带显示的60进制计数器,应分别需要两片计数器、译码器和显示器,显示计数状态是0~59。 74LS161计数器是16进制的4位二进制加法器。个位、十位要实现<N=16的计数,方法如下: 举例:计数器用同步置“0”实现九进制(不是教材中的题目仅供预习参考) 状态转换图为: 0000 0100 0001 0010 0011 0101 0110 0111 1000 S8 S0 “1” “1” 74LS161 EP Co “0” “1” 计数值M-1=9-1=8(QDQCQBQA=1000),即从QD端红线引出。 当计数至8(QD=“1”)时,经“与非”门输出“0”到LD端,在下一个脉冲(第9个脉冲)的上升沿到达时将输出置入0000状态。有效状态是S0~S8。 ET QD QC QB QA 字型 1 0 0 0 1 0 0 0 0 0 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 0 1 0 5 1 0 1 1 6 0 0 1 1 7 1 8 1 0 0 0 九进制异步清“0”完整电路图 “1” “1” 74LS161 ET EP Co ET Co CC4511 BI LT LE a b c d e f g “1” “0” CC4511 BI LT LE a b c d e f g “1” “0” 1 2 3 4 5 6 7 8 0 1 2 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 1 0 九进制时序图 74LS161 ET EP Co “1” “1” CC4511 BI LT LE a b c d e f g “1” “0”

文档评论(0)

panguoxiang + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档