- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
生物医学成像数字化设计思考(共4267字)
生物医学成像数字化设计思考(共4267字)
1引言
多通道辐射成像探测器已广泛应用于生物医学成像系统中,探测器的输出信号经过多通道的前端模拟读出电路处理,然后被数据采集系统数字化后进行图像重建[1].模数转换器(Analog-to-digitalConverter,ADC)将前端读出电路输出的模拟信号转换为数字信号,是数据采集系统的关键模块,ADC的性能直接决定了生物医学成像的质量.在多通道前端电子系统中,一般有三种方案实现信号由模拟到数字的转换.首先,使用多个并行的ADC后接一个数字多路选择器的结构[2].这种方法中,采用低速或中速的ADC如逐次逼近型(SAR)ADC就能满足要求,但是由于每个通道配置一个ADC,将占用很大的面积,而且消耗较大的功耗.其次,采用多通道的ADC结构[3].常见的结构如斜坡(Ramp)ADC,但是这种结构对比较器的精度要求很高,而且需要高频采样时钟,另外通道之间也存在串扰的影响.第三种方案是采用一个模拟多路选择器和一个高速ADC实现[4].ADC可采用快闪式(Flash)或流水线式(Pipeline)结构.快闪式ADC因其消耗较大功耗而不适合高分辨率的情况.流水线ADC把整体上要求的转换精度平均分配到每一级,降低了对模拟电路精度的要求,同时流水线结构的转换速率几乎与级数无关,因此能够在速度、功耗和分辨率方面获得最优的折衷[5-7].基于以上分析,本文采用模拟多路选择器+流水线ADC结构,实现多通道前端电子系统中模拟到数字的高速转换.
2设计与分析
根据生物医学成像前端电子系统的结构及信号处理的要求,本文提出了多通道流水线结构的前端电子系统.图1所示为多通道前端电子系统的结构及信号处理时序.如图1(a)所示,探测器模组通过光电转换产生16通道的微弱电荷信号,经过前端读出电路的放大及整形,在一个时间窗口(5.12μs)内产生稳定的电压输出.模数转换器在一个时间窗口内完成16通道的模拟到数字的转换.图1(b)所示为前端电子系统的信号处理时序,探测器信号的模拟读出、模数转换、数据输出分别在三个相邻的时间窗口内依次流水式完成,有效降低了对电路速度的要求,提高了系统处理效率。基于以上分析,本文提出的多通道流水线ADC结构如图2所示.Vin<0>、Vin<1>、…Vin<15>为16个通道的模拟读出信号,经过输入处理电路后分别得到一对差分模拟信号Vinp、Vinn.流水线ADC完成模拟到数字的转换,输出8-bit数字信号Din<7:0>.输出处理模块缓存该数据,并在下一个时间窗口内输出.输入处理电路完成16个通道的模拟信号的多路选择,并将其转换成差分信号.流水线ADC采用8-bit25Ms/s每级1.5bit的PipelineADC结构,实现模拟信号到数字信号的转换.输出处理电路处理并缓存当前时间窗口的数字数据,并在下个时间窗口输出.时序控制模块完成整个模数转换系统的时序控制,产生16路信号选择的开关信号、流水线ADC的时钟信号以及用于数据存储并输出的控制信号.多通道模数转换器的工作时序如图3所示.tw(=5.12μs)为一个时间窗口;tc0(=0.2μs)为通道0转换时间;tc15(=0.2μs)为通道15转换时间;tc(=0.8μs)为16个通道总的转换时间;ts(=0.64μs)为转换后数据存储的时间;to(=0.64μs)为数据输出时间.D0、D1…D15为当前窗口转换的数据;D0’、D1’…D15’为上个时间窗口转换的数据,在当前窗口输出.根据系统要求,一个时间窗口定义为5.12μs.外部输入时钟Clk_50M为50MHz,系统内部时钟Clk_25M为25MHz,它是将Clk_50M二分频后得到的.当窗口复位信号(Window)变为高电平后,电路开始工作,SW<0>产生40ns的高脉冲,选通通道0的模拟信号,接着SW<1>产生40ns的高脉冲,选通通道1的模拟信号…….每隔一个时钟周期(40ns),一个模拟信号进入流水线ADC,当通道1的模拟信号转换完毕后,每隔一个时钟周期(40ns)输出一路8-bit数据.数据串行进入寄存器Wi(i=0,1…15),然后并行进入寄存器Ri(i=0,1,…,15),等待下个时间窗口输出.时间窗口复位结束后,在时钟Clk_out(25MHz)的控制下,寄存器R<0:15>中存储的上个时间窗口转化得到的数据串行输出.
3电路实现
3.1输入处理电路
输入处理电路如图4所示.虚线左边为16通道模拟多路选择器电路,时序控制电路生成控制信号SW<15:0>,SW<15:0>信号同一时刻只有一个为高电平.当SW<i>为高电平时,Vin<i>通道的开关闭合,第i通道的模拟信号连接到模数转换电路,其余通道悬空.开关采用
原创力文档


文档评论(0)