用Tcl定制Vivado设计实现流程.pdfVIP

Page 1 用 Tcl 定制 Vivado 设计实现流程 上一篇《Tcl在 Vivado中的应用》介绍了 Tcl的基本语法以及如何利用 Tcl在 Vivado 中定位目标。其实 Tcl在 Vivado中还有很多延展应用，接下来我们就来讨论如何利用 Tcl 语言的灵活性和可扩展性，在 Vivado中实现定制化的 FPGA设计流程。 基本的 FPGA设计实现流程 FPGA的设计流程简单来讲，就是从源代码到比特流文件的实现过程。大体上跟 IC 设计流程类似，可以分为前端设计和后端设计。其中前端设计是把源代码综合为对应的门 级网表的过程，而后端设计则是把门级网表布局布线到芯片上最终实现的过程。 以下两图分别表示 ISE和 Vivado的基本设计流程： ISE中设计实现的每一步都是相对独立的过程，数据模型各不相同，用户需要维护不 同的输入文件，例如约束等，输出文件也不是标准网表格式，并且形式各异，导致整体运 行时间过长，冗余文件较多。 Page 2 Vivado中则统一了约束格式和数据模型，在设计实现的任何一个阶段都支持 XDC约 束，可以生成时序报告，在每一步都能输出包含有网表、约束以及布局布线信息（如果有） 的设计检查点（DCP）文件，大大缩短了运行时间。 从使用方式上来讲，Vivado支持工程模式（Project Based Mode）和非工程模式 （None Project Mode）两种，且都能通过 Tcl 脚本批处理运行，或是在 Vivado 图形化界 面 IDE 中交互运行和调试。 工程模式 工程模式的关键优势在于可以通过在 Vivado 中创建工程的方式管理整个设计流程， 包括工程文件的位置、阶段性关键报告的生成、重要数据的输出和存储等。 如下左图所示，用户建立了一个 Vivado工程后，工具会自动创建相应的.xpr工程文 件，并在工程文件所在的位置同层创建相应的几个目录，包括prj_name.cache、 prj_name.data、prj_name.runs和prj_name.srcs等等（不同版本可能有稍许差异）， 分别用于存储运行工程过程中产生的数据、输出的文件和报告以及工程的输入源文件（包 含约束文件）等。 如下右图所示，在 Vivado IDE 中还可以一键式运行整个设计流程。这些预置的命令 按钮就放置在工具最左边的侧栏：Flow Navigator 。不同按钮对应不同的实现过程，其中 在后端实现阶段，还可以用右键调出详细分步命令，指引工具具体执行实现的哪一步。 Page 3 特别需要指出的是 Flow Navigator只有在 Vivado IDE中打开.xpr工程文件才会显示， 如果打开的是设计检查点.dcp文件（不论是工程模式或是非工程模式产生的 dcp）都不会 显示这个侧栏。 非工程模式 非工程模式下，由于不会创建工程，用户就需要自己管理设计源文件和设计过程。 源文件只能从当前位置访问，在设计实现过程中的每一步，数据和运行结果都存在于 Vivado分配到的机器内存中，在用户不主动输出的情况下，不会存储到硬盘中。 简单来讲，非工程模式提供了一种类似 ASIC设计的流程，用户拥有绝对的自由，可 以完全掌控设计实现流程，但也需要用户对设计实现的过程和数据，尤其对文件输出和管 理全权负责，包括何时、何地、输出怎样的文件等等。 使用非工程模式管理输入输出文件、进行设计实现都需要使用 Tcl脚本，但这并不代 表非工程模式不支持图形化界面。非工程模式下产生的.dcp文件一样可以在 Vivdao IDE中 打开，继而产生各种报告，进行交互式调试等各种在图形化下更便捷直观的操作。这是一 个常见误区，就像很多人误认为工程模式下不支持 Tcl脚本运行是一个道理。但两种模式 支持的 Tcl命令确实是完全不同的，使用起来也不能混淆。 下图所示是同一个设计（Vivado自带的 Example Design）采用两种模式实现所需使 用的不同脚本，更详细的内容可以在 UG975和 UG835中找到。需要注意的是，工程模式 下的 Tcl脚本更简洁，但并不是最底层的 Tcl命令，实际执行一条相当于执行非工程模式 下的数条 Tcl命令。 Page 4 Vivado支持的两种 Tcl脚本 Page 5 Tcl对图形化的补充 相信对大部分 FPGA工程设计人员来说，图形化界面仍旧是最熟悉的操作环境，也 是设计实现的首选。在 Xilinx推出全面支持 Tcl的 Vivado后，这一点依然没有改变，但我 们要指出的是，即使是在图形化界面上跑设计，仍然可以充分利用 Tcl的优势。在 Vivado IDE 上运行 Tcl脚本主要有以下几个渠道。 Tcl