项目位十进制加法计算器的逻辑电路设计与制作.pptVIP

图2-47 全加器Cn的子电路 返 回 图2-48 产生真值表 返 回 图2-49 3人表决器测试电路 返 回 图2-50 3人表决器测试电路生成的子电路 返 回 图2-19 2-4数据分配器逻辑符号 返 回 表2-10 2-4数据分配器功能表 返 回 图2-20 由74LS138实现的数据分配器 返 回 表2-11一位比较器真值表 返 回 图2-21一位比较器逻辑电路 返 回 图2-22 数码管显示电路 返 回 表2-12 编码表 返 回 图2-23 字信号发生器的设置 返 回 图2-24 逻辑分析仪波形 返 回 图2-25 字信号发生器图标和面板 返 回 图2-26 字信号地址编辑区 返 回 图2-27 字信号的输出方式 返 回 图2-28 模式设置对话框 返 回 图2-29 字信号模型编辑区 返 回 图2-30 操作过程 返 回 表2-13 一位全加器真值表 返 回 图2-31 74LS138D译码器构成的1位全加器电路 返 回 表2-14 半加器真值表 返 回 表2-15 全加器真值表 返 回 图2-34 半加器真值表（Sn） 返 回 图2-35 半加器真值表（Cn） 返 回 图2-36 全加器真值表（Sn） 返 回 图2-37 全加器真值表（Cn） 返 回 图2-38