基于cpld的多路数据采集器设计_毕业论文.docVIP

基于CPLD的多路数据采集系统设计 1 绪论 1.1 设计背景及意义 数据采集，是指从传感器和其它待测设备中获取对象信息的过程。数据采集系统(Data Acquisition System，简称DASkb/s 到100kbs，而系统所要求的数据传输速率很高，而且还要实现数据的采集与传输同步进行，串口的速率远远达不到实时要求。 综合以上两种方式和数据采集系统的发展状况，本文提出了一种适合数据采集系统发展趋势的设计方案。一种基于高速逻辑器件 CPLD 控制的高速 AD 转换采集系统。这种采集系统可以大幅改进传统数据采集系统的缺陷，提高数据采集的速度和精度。另外此种采集系统用模块化设计思想，不仅可以硬件实现数据采集，还可以增添更多的拓展功能。而且其软件构成较为简单，成本相对较低。可见此种系统的研制是很有价值的。 1.2 硬件描述语言 硬件描述语言是实现 EDA 的编程语言，目前，使用最广泛的硬件描述语言是 VHDL和 VerilogHDL。 1）VHDL VHDL 是由美国国防部于 20 世纪 80 年代提出的一种标准，其核心思想是用文字和语言的方式记录下完整的电路设计，当看到这种语言时，就能看到该语言对应的电路设计。很快的，VHDL 被 IEEE 所承认，成为了工业界的标准。随着时间的推移，VHDL 的标准也得到不断的修正和更新。 与其它硬件描述语言相比，VHDL 具有