段数码显示译码器的VHDL设计.docVIP

xxxxxx大学实验报告 课程名称：EDA技术试验 实验名称：7段数码显示译码器的VHDL设计 学号：xxxxxxxx 姓名：xxx 指导教师评定：__________________ 签名：____________________________ 一、实验目的 1、学习7段数码显示译码器的设计; 3、了解使用VHDL表达和设计电路的方法和学习多层次设计方法. 实验仪器:计算机,Quartus 2软件 实验步骤: 新建一个文件夹,打开Quartus 2软件,选择FILE-NEW菜单,在弹出的NEW对话框中选择DEVICE DESGIN FILE页的原理图文件编辑器输入项VHDL FILE,按确定键打开VHDL编辑器窗口;在VHDL编辑器窗口输入2选1多路选择器的VHDL描述; :IN STD_LOGIC_VECTOR(3 DOWNTO 0); LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ); END; ARCHITECTURE one OF DecL7S IS BEGIN PROCESS(A) BEGIN CASE A(3 DOWNTO 0) IS WHEN “0000”=LED7S=”0111111”;