AW60芯片的其他模块解析.ppt

第12章 AW60芯片的其他模块 主要内容 12.1 AW60的初始化 12.2 内部时钟发生模块ICG 12.3 AW60的 引脚、RTI、BRK及SWI中断 12.4 低电压检测与复位 12.5 操作模式 12.6 复位、中断和系统控制寄存器 12.7 看门狗功能与MCLK输出 12.1 AW60的初始化 12.1.1 ICGC寄存器 ICGC1 CG1只有高7位有效，定义为： D7—HGO为高增益振荡选择位 D6—RANGE为频率范围选择位 D5—REFS为外部参考时钟选择位 D4和D3—时钟模式选择位 D2—OFF模式下使能振荡器 D1—时钟损失禁用位 数据位 D7 D6 D5 D4 D3 D2 D1 D0 定义 HGO RANGE REFS CLKS OSCSTEN LOCD 复位 0 0 0 0 0 0 0 0 ICGC2 ICGC寄存器定义： D7—LOLRE为锁存丢失复位使能位 D6D5D4—MFD为倍增因子位 D3—LOCRE为时钟丢失复位使能位 D2D1D0—RFD表示控制分频器的数值 数据位 D7 D6 D5 D4 D3 D2 D1 D0 定义 LOLRE MFD LOCRE RFD 复位 0 0 0 0 0 0 0 0 12.1.2 AW60的ICGC1和ICGC2编程 AW60的初始化完成对MCU有关模块的工作初始状态的设定，实际上首先涉及到对ICGC1和ICGC2两个寄存器的直接操作 12.2 内部时钟发生模块ICG AW60微控制器提供的内部时钟发生器ICG(Internal Clock Generator)模块，采用了锁频环技术（FLL）和内部倍频技术等，可在无需任何外接时钟产生器件的情况下，通过软件设置实现高达20MHz的内部总线时钟频率 AW60的时钟系统主要由内部时钟发生器（ICG），系统时钟控制和总线时钟（BUSCLK）等组成。其中总线时钟频率固定为内部时钟发生器输出频率ICGOUT的1/2，它是整个外设MCU系统的定时基准和工作同步脉冲。当内部时钟发生器频率为40MHz时，总线时钟频率为20MHz，显然此时S08CPU的工作时钟为40MHz 12.2.1 AW60的ICG结构 ICG的构成 振荡器模块：振荡器模块提供了连接外部晶体或谐振器的方法 内部参考发生器：内部参考发生器由两个控制时钟源组成 锁频环模块：在锁频环阶段，利用内部或者外部的时钟源，通过乘(倍频)运算，可以得到一个更高的时钟频率 时钟选择模块：为连接不同的时钟源到系统，时钟选择模块提供了几个不同的开关选项 ICG的特性 AW60时钟系统具有以下特性： 具有四种时钟源选择 默认为内部时钟发生器，可以尽量减少开机启动时间 通过将外部或者内部时钟作为参考频率 非运行时的时钟自动锁定 一旦时钟丢失或者锁频环时钟丢失，系统自动复位或者产生中断 由于数字控制振荡器（Digitally-controlled oscillator, DCO）预先保留了频率设定 在频率锁频之后选择1/8分频 独立的自我时钟为实时中断提供时钟源 内部时钟源可以在不需要任何外部元件的情况下支持SCI串行通信 锁频环锁定后，具有自动调整功能； 可以选择低功耗、高效率的外部振荡器 ICG外部连接 主要有两个引脚用来连接，即EXTAL与XTAL EXTAL—外部参考时钟振荡输入 XTAL—振荡输出 12.2.2 ICG操作模式 模式1—关模式（Off） 模式2—自时钟模式（SCM） 模式3—FLL使能内部参考时钟模式(FEI) 模式4—绕过FLL模式（FLL bypassed external，FBE） 模式5—FLL使能外部参考时钟模式 12.2.3 功能描述 FLL锁存和失锁检测 FLL丢失时钟检测 时钟模式状态表 固定频率时钟 12.2.4 ICG的编程基础 ICG状态寄存器1(ICGS1) D7D6—时钟模式状态位CLKST，表明了当前的时钟模式 D5—参考时钟状态位REFST，指明了当前参考电路选择了哪个时钟 D4—FLL锁存失去状态位LOLS，表明了FLL的锁存状态 D3—FLL锁存状态位LOCK，表明FLL电路是否失锁 D2—时钟丢失状态位LOCS，表明ICG时钟丢失锁存状态 D1—外部参考时钟状态位ERCS，指明外部参考时钟(ICGERCLK)是否满足最小频率的需求 D0—ICG中断标志位 数据位 D7 D6 D5 D4 D3 D2 D1 D0 定义 CLKST REFST LOLS LOCK LOCS ERCS ICGIF 复位 0 0 0 0 0 0 0 0 ICG状态寄存器2（ICGS2） 只有最低位被用到，定义： D0—DCO时钟稳定状态位。D0=0，DCO时钟不稳定；D0=1，DCO时钟稳定 ICG过滤寄存