ASIC研究進展2012.ppt

核探测与核电子学国家重点实验室年会，2012年3月7-8日 ASIC研究进展 王 铮 ASIC研究 近年来随着新型密集阵列探测器的不断发展，在高能物理、天体物理、医学成像等领域有广泛的应用前景。 GEM探测器 半导体像素探测器 多阳极光电倍增管 这些探测器的读出电子学应具有如下特点： 读出密度高 通道数量大 处理速度快 低噪声 抗辐射 必须采用ASIC技术才能满足要求 ASIC主要研究方向 气体探测器读出ASIC 半导体像素探测器读出ASIC 多通道PMT读出ASIC 气体探测器读出ASIC GEMROC – 用于GEM探测器信号读出的前端ASIC GEMPROC – 基于峰值保持的GEM前端ASIC GEM400 – 电容开关阵列芯片 GEM数字读出芯片 GEMPROC芯片（第二版读出芯片）设计 为进一步提高集成度，特别是减少后端ADC的通道数量，进一步优化了信号结构，采用“基于峰值保持+模拟串行读出”的设计方案。 读出条电容：0~100pF 输入电荷线性范围：10fC~200fC 等效输入噪声电荷数：2500e 计数率:~1MHz 通道数：16 功耗：20mW/ch 非线性：1% 电路整体仿真结果 单通道峰值保持输出后仿真线性度 GEMPROC版图设计 第二部分半导体像素探测器ASIC研究进展 ATLAS像素探测器升级国际合作 低功耗像素单元的设计 全芯片电源、偏置网络传输模型建模、仿真 寄生参数提取与建模 刻度模块全局仿真 3D ASIC像素读出芯片FE-TC4-P2流片相关工作 三种像素单元的版图 标准像素单元、低功耗像素单元、偏置优化像素单元 像素阵列版图 全局模块：全局RAM、慢控制、DAC、刻度模块、监测缓冲 低功耗像素单元的设计——第二版 全芯片电源、偏置网络建模仿真 针对全芯片像素阵列（60行×336列）电源、偏置网络，对寄生阻容进行建模，以验证IR Drop效应，以及对刻度一致性的影响 基于soi工艺的pixel芯片的设计 卢云鹏、樊磊、刘刚合作完成设计，2011年10月流片 基于soi工艺的pixel芯片的测试 确定采用基于SEABAS母板的测试方案，将测试子板插在母板上，目前测试子板已经制作完成。 详见：卢云鹏报告 第三部分多通道PMT读出ASIC 多通道PMT读出芯片– – ARCHGARD 为LHAASO项目设计， 用于 KM2A电子学 单通道读出方案 Archgard_v1测试板 最新研究进展 逐次逼近型ADC的改进 改进目标： 线性度改进：INL：±3LSB → ±0.5LSB 减少面积：控制在两通道宽度内，以便进行轮换操作 降低功耗：适应低功耗和未来低电源电压应用 提高动态性能和有效位 改进方案： 线性度： 添加在线刻度子DAC，修正电容失配 添加衰减电容刻度，修正顶板寄生电容影响 面积缩减：采用分割电容阵列，降低元件数 降低功耗：去除采样保持模块，完全基于电容阵列进行采保 提高有效位：全面采用自举采样开关 初步结果： 线性度刻度范围：可将INL ±16LSB误差刻度至±0.5LSB以内 功耗：13.2mW降低至1mW以下 逐次逼近ADC改进设计初步结果 65nm设计（与SMU合作） 工艺：SMIC 65nm 1P8M Mixed-Signal 工具：IC6141, Calibre2010 设计 激光器驱动器 环形振荡器 顶层版图 后端验证 DRC/LVS ANT/ESD DFM/LFD 初步总体布局 面积：1.5mm×1.5mm IO：20×4=80 研究队伍 魏微、陆卫国、严雄波、李怀深、王科 罗江平、樊磊、吴文欢、刘刚、王娜 工作计划 GEM读出ASIC 设计包含SARADC在内的第三版本的读出芯片 “用于GEM探测器的高集成度专用集成电路研制”，申请基金面上项目2013 像素探测器ASIC SOI芯片的测试、改进 “半导体像素探测器读出ASIC的设计及性能研究”，申请基金重点项目2013 “星用硅像素探测器低噪声抗辐射读出芯片研究”，申请基金重点项目2013 PMT读出ASIC “大动态范围光电倍增管阵列读出专用集成电路的研究”，申请基金面上项目2013 1pe成形输出 RC=50ns成形输出 详细内容请参见 严雄波 报告 用于CSNS项目的多阳极PMT读出ASIC Q = 4πsinθ/λ Long λ small θ ?，? ? x , y λ ? t T0 （质子打靶时刻） 中子击中探测器时刻 时间窗口 CSNS 高通量粉末衍射仪 ASIC第一版设计 芯片共有32个通道 通过设定合适的阈值电压，实现区分中子和伽玛 2011年10月芯片设计完成 刻度前 传输特