第4章80C51单片机的功能单元.ppt

第4章 80C51单片机的功能单元 教学提示和教学目标 教学提示：本章主要介绍了并行I/O口的结构、组成及分类，对P0～P3口的结构及功能进行了分析；分析了定时器/计数器的结构与原理、控制和工作方式及其控制，以及定时器/计数器的基本编程应用；介绍了串行接口的结构原理；介绍了单片机中断源的种类、产生中断的方式及中断的控制。 教学目标：掌握并行I/O口内部结构以及4个不同I/O口的使用特点，了解I/O口的总线机制和负载能力；掌握定时器/计数器的组成结构和基本工作原理、定时器/计数器的4种工作方式，理解定时器/计数器控制与状态寄存器；掌握串行接口的结构原理，掌握中断系统的结构、中断源和中断优先级；理解相应的中断控制寄存器和不同的中断响应入口，了解响应中断的条件和过程。 4.1 并行I/O口 80C51共有32条并行双向I/O口线，分成4个8位I/O端口，记作P0、P1、P2和P3。每个端口均由数据缓冲器，数据输出驱动及锁存器等组成。这4个端口在结构和特性上是基本相同的，但又各具特点。 4.1.1 P0口 4.1.2 P1口 4.1.3 P2口 4.1.4 P3口 4.1.1 P0口 1．P0口结构 图4.1所示是P0口某一位的结构原理。V1、V2构成输出驱动器，与门、反相器、锁存器及模拟开关(MUX)构成输出控制电路。三态门是输入缓冲器。 2．功能 (1) 地址/数据分时复用总线 单片机系统扩展片外存储器时，P0口作为地址/数据分时复用总线使用。在访问片外存储器时，CPU送来的控制信号为高电平，控制模拟开关打在上方。此时执行输出数据指令，分时输出的地址/数据信号经反相器、驱动器送到引脚上。当地址或数据信号为1时，此时与门的两个输入端都为高电平则输出为1，V1导通，另一路地址信号或数据信号经反相器反相为低电平，此电平经模拟开关加到V2上使V2截止，引脚上出现高电平；当地址或数据信息为0时，V1截止而V2导通，引脚上出现低电平。如果执行取指令操作或输入数据的指令，地址仍经V1、V2输出，而输入的数据经输入缓冲器1进入总线。 (2) 通用I/O接口 如系统未扩展片外存储器，则P0口作为准双向通用I/O接口使用。此时控制信号为0，模拟开关打在下面。由于控制信号为0，使V1截止，V1的漏极处于开路状态，如果输入是由集电极开路或漏电极开路电路驱动，应外加上拉电阻。输出时如果负载是MOS电路，也应外加上拉电阻。作为通用I/O口使用时，其数据流向在下面P1口中讲述。 P0口输出时能驱动8个LSTTL负载，即输出电流不小于800μA。 图4.1 P0口的某一位结构原理 4.1.2 P1口 1．P1口结构 图4.2所示是P1口某一位的结构原理，P1口由8个这样的电路组成，图中锁存器起输出锁存作用。P1口的8个锁存器组成特殊功能寄存器，该寄存器也用符号P1表示。场效应管V1与上拉电阻R组成输出驱动器，以增大负载能力。三态门1是输入缓冲器，三态门2在对端口操作时使用。 2．功能 MCS-51单片机的P1口只有一种功能：通用输入/输出接口。通用I/O接口有输出、输入和端口操作3种工作方式。 图4.2 P0口的某一位结构原理 4.1.3 P2口 P2口有两种用途：通用I/O接口或高8位地址总线。图4.3所示是P2口某一位的结构原理，图中的模拟开关受内部控制信号控制，用于选择P2口的工作状态。 1．地址总线状态 计算机从片外ROM中取指令，或者执行访问片外RAM、片外ROM的指令时，模拟开关打向右边，P2口出现程序计数器PC的高8位地址或数据指针DPTR的高8位地址(A8～A15)，上述情况下，锁存器内容不受影响。当取指令或访问外部存储器结束后，模拟开关打向左边，使输出驱动器与锁存器Q端相连。引脚上将恢复原来的数据。 2．通用I/O接口状态 P2口作为准双向通道I/O接口使用时，其功能与P1口相同，工作方式、负载能力也相同。 图4.3 P2口的某一位结构原理 4.1.4 P3口 1．P3口结构 P3口某一位的结构原理如图4.4所示，P3口除了作为准双向通用I/O接口使用外，每一根线还具有第二功能。 2．功能 P3口作为I/O接口时，其功能与P1口相同。 P3作为第二功能输入操作时，其锁存器Q端必须为高电平，否则V1管导通，引脚被钳位在低电平，无法输入或输出第二功能信号。单片机复位时，锁存器输出端为高电平。P3口第二功能中的输入信号RXD、INT0、INT1、T0、T1经缓冲器输入，可直接进入芯片内部。 图4.4 P3口某一位结构原理 4.2 定时器/计数器 4.2.1 概述 4.2.2 定时器/计数器T0、T1 4.2.3 定时器/计数器T2 4.2.4 定时器/计数器的编程和使用 4.2.1 概述 在