实验19-集成触发器15精编.pptVIP

后次课－做好预习 计数、译码、显示与简易数字钟硬件实现 实验二十一 集成计数器应用 掌握中规模集成计数器CC40161的逻辑功能与使用方法 * 为下次实验 计数器 打基础。 * 即使静态测试也要动态波形，不过可以是频率很低的波形（如1Hz）。 由于频率过低的信号难以用普通示波器观察（除非慢扫示波器），故用逻辑灯。 * 触发时基从输入信号中提取，故有触发方式、触发电平…设置问题 * 触发电平与信号绝对大小无关，只和波形有相对关系，故其数字值意义不大。 * 悬空输入脚要接＋5V 实验19 集成触发器 一、实验目的 掌握时序逻辑电路的功能测试方法。 学习用JK触发器设计简单时序逻辑电路。 学会使用CMOS逻辑电路芯片。 熟悉时序电路（计数器）多频率波形测量方法。 二、触发器基本知识 定义：能够存储1位二值信号的单元电路统称为触发器。 特点：1、具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1。 2、根据不同的输入信号可以置成1或0状态 电路结构：具有两个互补的输出端Q端和 Q 端。当Q=1时，称触发器的状态为1状态，也称触发器置位；当Q=0时，称触发器的状态为0状态，也称触发器复位。 触发器的类型、逻辑功能及相互转换 触发器的类型 按照逻辑功能分：RS触发器，D触发器，JK触发器，T触发器，T’触发器 按触发方式分：高电平触发，低电平触发，上升沿触发，下降沿触发等 按电路工艺分： CMOS，TTL 触发器的逻辑功能（表5.19.1) 触发器的相互转换关系（表5.19.2) 本实验用的CC4027，CMOS双JK触发器 CMOS双JK触发器CC4027(教材P147 表5.19.3 功能表) SD RD Q /Q 0 0 计数 0 1 0 1 1 0 1 0 2、正常工作（ SD = RD =0） 1、异步清零和异步置数 SD =0 RD =1 SD =1 RD =0 引脚图见附录D P345面 用JK触发器设计时序逻辑电路的一般步骤(P147) 时序逻辑电路区别组合逻辑：输出不但和当前输入有关，还和之前的状态有关系。 实际问题分析，建立状态图和状态表 进行状态化简，确定最简状态数 计算状态位数，进行状态编码 触发器类型选择确定（本实验只JK型） 激励方程组和输出方程组的计算及化简 逻辑电路图的确定和简化 实验验证设计 简单时序逻辑电路设计举例 L周期为CP周期4倍，故电路以模4计数器为核心，要用到2个JK触发器。确定以模4自然二进制递增计数为主体，列出此计数状态转换真值表和激励表（表5.19.4）。 简单时序逻辑电路设计举例 根据状态转换真值表和激励表求激励方程组（复杂的需要卡诺图及化简），从而得到电路主体时序逻辑部分。 再根据波形图分析 可得L与CP、Q0、 Q1的组合逻辑关系 （教材是以FF0、FF1标示两级JK触发器） 简单时序逻辑电路设计举例 芯片工作电源接入端缺省 实际电路 CMOS系列 4027＋4023 CP J 1Q J K K 1Q 2Q VDD RD SD 2Q RD SD CP 注意触发器本身就有/1Q和/2Q输出端 教学安排 以上为时序电路设计理论方面的简单介绍，可提前讲解。 以下为示波器测试时序电路的方法，是关键性的实际操作问题。应当堂讲解。 本实验预习报告要包括－ 设计输入输出波形满足如P149图5．19．5所示时序关系的逻辑电路； 设计同步模4可逆计数器如P149图5．19．6所示框图的逻辑电路； 三、时序逻辑电路的功能测试方法 静态测试 动态测试 CP 输入单次脉冲或 正值方波（f 1Hz） 将CP、1Q、2Q ? 逻辑灯 CP 输入正值方波（f =1kHz） 将CP、1Q、2Q ? 示波器 要观察到真实的波形关系，关键是示波器触发设置 以2-4分频器为例 被观察的两个信号必须是相关（同源）的； 正确设置好示波器的触发方式： 触发信源：内触发（CH1、CH2） 外触发（EXT、……） 示波器稳定显示双踪波形的条件 之前只谈到触发信源要有稳定信号（如信号发生器产生的电路输入信号）接入，以及缺省触发信源是CH1。其他的…… 示波器基础－内部触发模块 示波器基础－触发 若一直没触发，则屏幕显示不稳定且无实际意义。 无显示或波形持续左/右移 示波器基础（时基－触发－显示） 示波器其他触发设置 3.触发斜率：对模拟量显示影响很小，对数字序列显示有意义 2.触发电平：要在触发信号幅度范围内，具体值不重要 水平触发位置 触发电平 触发信源 触发电平具体数值 触发斜率 屏幕提示触发信息 教材