(总)4位计数器源程序与testbench测试程序.docVIP

下载本文档

77
0
约3.01千字
约 4页
2017-04-07 发布于重庆
举报
版权申诉

(总)4位计数器源程序与testbench测试程序.doc

1、本文档共4页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

(总)4位计数器源程序与testbench测试程序

1、简单4位计数器程序： module count4(clk,cnt); input clk; output reg[3:0]cnt=4b0; always @(posedge clk) begin cnt=cnt+1; end endmodule 测试程序： `timescale 1 ns/10 ps module test_count4(); reg clk=0; wire [3:0]cnt; count4 i1(.clk(clk),.cnt(cnt)); always #10 clk=~clk; initial begin $monitor($time,,,clk=%d cnt=%d,clk,cnt); #400 $stop; end endmodule 仿真波形： 2、异步清零4位计数器源程序 module count4_reset(clk,rst,cnt); input clk,rst; output reg[3:0]cnt=4b0; always @(posedge clk or negedge rst) begin if(!rst) cnt=4b0; else cnt=cnt+1; end endmodule 测试程序 `timescale 1 ns/10 ps module test_count4_reset(); reg clk=0; reg rst; wire [3:0]cnt; count4_reset i1(.clk(clk),.rst(rst),.cnt(cnt)); always #10 clk=~clk; initial begin rst=0; #20 rst=1; #45 rst=0; #10 rst=1; end initial begin $monitor($time,,,clk=%d rst=%d cnt=%d,clk,rst,cnt); #800 $stop; end endmodule 仿真波形 3、异步清零、计数使能控制的4位计数器 module count4_rst_en(clk,rst,en,cnt); input clk,rst,en; output [3:0]cnt; reg [3:0]cnt; always @(posedge clk or negedge rst) begin if(!rst) cnt=0; else if(en==1) cnt=cnt+1; end endmodule 测试程序 `timescale 1 ns/10 ps module test_count4_rst_en(); reg clk=0; reg rst,en; wire [3:0]cnt; count4_rst_en i1(.clk(clk),.rst(rst),.en(en),.cnt(cnt)); always #10 clk=~clk; initial begin rst=0;en=0; #15 en=1; #20 rst=1; #20 en=0; #20 en=1;rst=0; #20 rst=1; end initial begin $monitor($time,,,clk=%d rst=%d en=%d cnt=%d,clk,rst,en,cnt); #800 $stop; end endmodule 仿真波形： 4、异步清零、计数使能、数据加载控制功能的4位计数器： module count4_rst_en_load(clk,rst,en,load,data,cnt); input clk,rst,en,load; input [3:0]data;