用中小规模集成电路设计数字钟 本科论文.doc

目 录 摘 要 1 第1章 绪 论 2 第2章 数字钟电路的设计方案 3 第3章 数字钟电路的设计 4 3.1 秒脉冲产生电路的设计 4 3．1．1 电路设计 4 3.1.2 使用器件介绍 4 3.2 计数器电路的设计 7 3.2.1六十进制计数器 7 3.2.2十二进制计数器 7 3.2.3使用器件介绍 8 3.3 译码显示电路的设计 10 3.3.1 电路设计 10 3.3.2 使用器件介绍 11 3.4 校时电路的设计 13 3.4.1 电路设计 13 3.4.2 基本RS触发器的介绍 14 3.5 整点报时电路的设计 16 3．5．1 电路设计 16 3．5．2 使用器件介绍 17 3.6 鸣叫电路的设计 18 第4章 整机电路的工作原理 19 总 结 20 致 谢 21 参考文献 22 附录1 集成块引脚排列图 23 附录2 数字钟整机电路图 24 摘 要 近年来，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、定时广播、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，具有非常现实的意义。 本次设计的数字钟是一种用数字电路技术实现时、分、秒计时的装置，并且在电路中加入了校时电路和整点报时电路，能够分别对时、分进行校正和整点报时，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。 关键词：秒脉冲；计数器；译码显示；校时；整点报时  第1章 绪 论 时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间，现在，数字钟的产生给人们生活带来极大的方便，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，得到广泛的应用，小到人们日常生活中电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。 近年来，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。 目前，数字钟功能越来越强，并有多种大规模集成电路可供选择，从本次设计要求的角度考虑，后面章节主要介绍以中小规模集成电路设计数字钟的方法。 一般数字钟的主要功能是：1、用数字显示时、分、秒,12小时循环一次。2、可以在任一时刻校准时间，要求可靠方便。3、能自动整点报时。 随着社会的不断进步和科技的不断发展，数字钟已经逐步取代机械钟，将会成为人们工作、学习、生活中必不可少的工具。 第2章 数字钟电路的设计方案 数字钟实质上是一个对标准频率（1Hz）进行计数的计数电路，由于计数的起始时间不可能与标准时间（北京时间）一致，所以需要在电路上加一个校时电路。同时标准的1Hz信号必须准确，一般采用石英晶体振荡器电路构成数字钟。 图2-1是一般数字钟的电路组成方框图。 图2-1 数字钟的整机框图 由图2-1可见，数字钟由以下几部分组成：石英晶体振荡器电路和分频器电路组成的秒脉冲发生器；校时电路；报时电路；六十进制秒、分计数器及十二进制时计数器电路；以及秒、分、时的译码显示电路等。 第3章 数字钟电路的设计 3.1 秒脉冲产生电路的设计 3．1．1 电路设计 数字钟的秒脉冲产生电路通常由石英晶体振荡器加分频器构成。常见的石英晶体振荡器由CMOS反相器构成，选用振荡频率为32768Hz的石英晶体。因为32768=，只要经过分频就可以得到稳定度很高的秒信号。分频器选用14位二进制串行计数器CD4060，再加一级触发器二分频，就能够对石英晶体振荡器输出的32768Hz信号进行分频。图3-1所示是一种秒脉冲发生器的具体电路。 图3-1 秒脉冲产生电路 3.1.2 使用器件介绍 1. 14位二进制串行计数器CD4060 CD4060的引脚如图3-2所示。 图3-2 CD4060引脚排列图 CP：时钟（计数）脉冲输入端，下降沿有效。 CP、：脉冲输出。CP与CP相位相同，与CP相位相反。 RST：异步清零端高电平有效，即该端为高电平时计数器清零，该端通常处于低电平。 Q4Q10、Q12、Q13、Q14：计数器分频器输出。 电源电压VCC：4060为+（318）V，CD4060为+（4.55.5）V。 输入电压：0VCC。 CD4060典型传输延迟时间为58ns，最高工作频率为45MHz。 表3-1 芯片CD4060功能表 输入 输出 CP RST X H 清除 ↓ L 计数 ↑ L 保持 注：X—上升沿或下降沿 ↓—下降沿