第六章半导体存储器期末复习解读.pptxVIP

第六章 半导体存储器 期末复习 首先来复习几个重要的概念 内存 外存 随机存取存储器RAM(Random Access Memory)和只读存储器ROM(Read Only Memory)。 存储容量 存储容量的两种表示方法 存储器芯片的基本结构（存储体和外围电路） 存储器的扩展（考试必考） 存储器扩展 位扩展 字扩展 字位同时扩展 下图6.14给出了使用8片8K?1位的RAM芯片通过位扩展构成8K?8位的存储器系统的连线图。 位扩展的连接方式是将各芯片的地址线、片选CS、 读/写控制线相应并联，而数据线要分别引出。 用4个16KX8位芯片经字扩展构成一个64K?8位存储器系统的连接方法。 字扩展的连接方式是将各芯片的地址线、数据线、读/写控制线并联， 而由片选信号来区分各片地址。 I/O 1 ～I/O 4 RAM 1 2114 A 9 ～A 0 2 - 4 译码器 A 11 A 10 D 3 ～D 0 A 9 ～A 0 RAM 1 2114 I/O 1 ～I/O 4 I/O 1 ～I/O 4 RAM 2 2114 A 9 ～A 0 A 9 ～A 0 RAM 2 2114 I/O 1 ～I/O 4 I/O 1 ～I/O 4 RAM 3 2114 A 9 ～A 0 A 9 ～A 0 RAM 3 2114 I/O 1 ～I/O 4 I/O 1 ～I/O 4 RAM 4 2114 A 9 ～A 0 A 9 ～A 0 RAM 4 2114 I/O 1 ～I/O 4 D 7 ～D 4 A 9 ～A 0 2114(1K?4)RAM芯片构成4K?8存储器的连接方法。 扩展存储器所需存储芯片的数量计算 若用一个容量为mK×n位的存储芯片构成容量为MK×N位（假设M＞m，N＞n，即需字位同时扩展）的存储器，则这个存储器所需要的存储芯片数为: (M／m)×(N／n) 对于位扩展： 因为 M＝m，N＞n， 则所需芯片数为 N／n； 对于字扩展： 因为 N＝n，M＞m， 则所需芯片数为 M／m。 2. 存储器与CPU的连接 扩展的存储器与CPU的连接实际上就是与三总线中相关信号的连接。 1）存储器与控制总线的连接 在控制总线中，与存储器相连的信号为数不多，如8086/8088最小方式下的M/IO(8088为IO/M)、RD和WR，最大方式下的MRDC、MWTC、IORC和IOWC等，连接非常方便，有时这些控制线(如M/IO)也与地址线一同参与地址译码，生成片选信号。 2）存储器与数据总线的连接 对于不同型号的CPU，数据总线的数目不一定相同，连接时要特别注意。 8086CPU的数据总线有16根，其中高8位数据线D15?D8接存储器的高位库(奇地址库)，低8位数据线D7?D0接存储器的低位库(偶地址库)，根据BHE(选择奇地址库)和A0(选择偶地址库)的不同状态组合决定对存储器做字操作还是字节操作。请参考教材P229图6.20。 8位机和8088CPU的数据总线有8根，存储器为单一存储体组织，没有高低位库之分，故数据线的连接较简单。 OE WE CE A10?A0 6116 D7?D0 OE WE CE A10?A0 6116 D7?D0 D7?D0 D15?D8 A11?A1 RD WR A0 BHE 3）存储器与地址总线的连接 对于字扩展和字位同时扩展的存储器与地址总线的连接分为低位地址线的连接和高位地址线的连接。低位地址线的连接较简单，直接和存储芯片的地址信号连接作为片内地址译码，而高位地址线的连接主要用来产生选片信号（称为片间地址译码），以决定每个存储芯片在整个存储单元中的地址范围，避免各芯片地址空间的重叠。 片间地址译码一般有线选法和译码法两种。 ⑴ 线选法 所谓线选法就是直接将某一高位地址线与某个存储芯片片选端连接。这种方法的特点是简单明了,且不需要另外增加电路。但存储芯片的地址范围有重叠,且对存储空间的使用是断续的,不能充分有效地利用存储空间,扩从存储容量受限。 ⑵ 译码法 所谓译码法就是使用译码电路将高位地址进行译码，以其译码输出作为存储芯片的片选信号。其特点是连接复杂，但能有效地利用存储空间。译码电路可以使用现有的译码器芯片。 常用的译码芯片有：74LS139（双2-4译码器）和74LS138（3-8译码器）等。 图6.18 74LS138引脚及逻辑符号 A B C G1 例6.1 设某8位机系统（16根地址线）需装6KB的ROM，地址范围安排在0000H?17FFH。请画出使用EPROM芯片2716构成的连接线路图。