四组智力抢答器解读.docVIP

电子综合开发实践报告 设计课题： 智力竞赛抢答器2014-1-16 信息科学与技术学院 2014年1月 智力竞赛抢答器设计 一、设计任务与要求 (1)抢答器可供四组使用，组别键号可以锁存；抢答指示用发光二极管（LED）。 记分部分独立（不受组别信号控制），至少用2位二组数码管指示，步进有10分，5分两种选择，并且具有预置、递增、递减功能。 (2)数码管显示组别键号。 (3)自动记分：当主持人分别按步进得分键，递增键或递减键后能够将分值自动累计在某组记分器上。 (4)超时报警。 二、总体设计思路 设想智力竞赛抢答器系统可以分为三个主要模块：抢答鉴别模块，抢答计时模块，抢答计分模块。 将选手分为四组，假设每组的标号分别为：1,2,3,4。整个系统的组成框图如图2.1所示。 1 2 3 4 图2.1 智力抢答器系统框图 三、单元电路设计与参数计算 1.时钟脉冲电路 555定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器电路 图3.4 分组计分电路 倒计时及报警模块 当有选手抢答成功，就会通过将计数器的LOAD端置0，将初值30加载到计数器中，并通过数码管显示出来。 倒计时的个位由一个计数器，一个译码器和数码管构成。个位计数器U24的A，B，C，D置0。十位计数器U23的A，B，C，D分别置1100。使从30开始倒计时。将555的OUT端口和U23的BO端口（借位端口，低电平有效）相与的结果连接到计数器的DOWN。最初U23的BO端口为1，因此U24的DOWN端口的输入为555发出的脉冲，计数器开始倒计时。当十位计数器U23出现借位时，个位计数器U24的DOWN端口就停止倒计时。并且所连接的蜂鸣器会发出报警信号。再将个位计数器U24的BO端与十位计数器U23的DOWN端相连就能实现个位每次借位后，十位减一，从而实现倒计时30秒。倒计时及报警模块电路图如图3.5所示。 图3.5 倒计时及报警模块电路 四．总原理图及元器件清单 总原理图如图4.1所示： 图4.1 总原理图 2.元件清单 元件清单如表1所示。 元件序号 型号 主要参数 数量 备注 1 74LS192D A B C D UP DOWN 7 计数器 2 74LS48N 7 译码器 3 74LS02N 2 或非门 4 SONALERT 1 蜂鸣器 5 74LS02D 3 非门 6 74ls175N D Q CLK 1 触发器 7 X9--12 4 灯 8 VCC 5V 9 电源 9 7408N 5 与门 10 74LS00N 1 与非 表1 元件清单 五、性能测试与分析(软件设计与调试) 1. 抢答模块仿真及原理 1)秒脉冲发生器由555定时器和外接元件R6、R7、C1构成多谐振荡器。 利用振荡周期： T=0.7（R+2R6）C 图5.2 抢答电路 该电路由四个D触发器、与非门及脉冲触发电路等组成。其中J1，J2，J3、J4为抢答组按钮，J5为主持人复位。J13为主持人控制的加分按钮。74LS175为四个D触发器。 无人抢答时，S1~S4均未被按下，1D~4D均为低电平。当第一组抢答成功时，在555定时器电路产生时钟脉冲作用下，1Q立即变为高电平，对应指灯X1发光，同时数码管显示为1，将555定时脉冲封锁，此时送给74ls175的CLK端不再有脉冲信号，所以74LS175输出不再变化，其他抢答者再按下按钮也不起作用，从而实现了抢答。若要清除，则由主持人按J5按钮完成，并为下一次抢答做好准备。 2. 计时模块仿真及原理 1）计数器由两片74LS192同步十进制计数器构成。利用错位输出端BO于下一级DOWN相连；30循环设置为，十位片DCBA=0011 个位片DCBA=0000。 2）译码及显示电路有译码驱动器74LS48和7段数码管组成。 3）控制电路由与门U38A和非门U40B组成，实现计数器超时报警、计数和保持30等功能。计数模块电路如图5.3所示。 图5.3 计数模块电路 3.计分模块仿真及原理 计分器由74LS192和数码管等构成。 置数输入端接地，UP端接选手抢答信号和主持人的计分端相与的结果，当有信号输入是加一，load端接电源和复位开关用于复位，计分模块电路如图5.4所示。 图5.4 计分模块电路 六、结论与心得 这次课程设计经过2周的时间让我学到了很多。而且基本完成了这次设计题目的要求：这个