第12章集成逻辑门电路教程范本.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
12.1 晶体管—晶体管逻辑门电路 12.2 CMOS门电路 本章小结; 12.1 晶体管—晶体管逻辑门电路 12.1.1 TTL与非门 1.管脚排列及逻辑功能演示 四2输入与非门电路7400的管脚排列如图12.1(a) 所示,演示电路如图12.1(b)所示。 ; (a) 引脚图 (b) 逻辑功能演示图 图12.1 7400四2输入与非门; 根据演示电路可知:1Y 输出为0(相应发光 二极管不发光)、2Y 输出为1(相应发光二极管 发光)、3Y 输出为1(相应发光二极管发光)、 4Y 输出为0(相应发光二极管不发光)。; 2.电路组成 标准TTL与非门电路如图12.2所示。图(a) 为内部电路,图(b)为逻辑符号。;图12.2 标准TTL与非门电路;电路由三部分组成: 输入级:由多发射极晶体管VT1和电阻R1组成。 它实现与逻辑关系。 中间级:由VT2和R2、R3组成。分别在VT2集电极 和发射极获得两个相位相反的信号,驱动下一级 电路。 输出级:由VT3、VT4、VT5和R4、R5组成。VT3、VT4 组成射极跟随器电路,同时与VT5组成推挽电路,提高 电路带负载能力。; 3.电路功能分析 当电路输入全部为高电平时,输出为低电平, 也称电路处于开启状态;输入中有一个或一个以上 为低电平时,电路输出为高电平,也称电路处于关 闭状态。它们之间的逻辑关系为:; ; 4.电路传输特性及主要参数 (1)电压传输特性 图12.4为测量电路及相应电压传输特性曲线。;图12.4 TTL与非门电压传输特性; 电压传输特性曲线分为AB,BC,CD,DE四段。 AB段,称为传输特性曲线的截止区。 BC段,称为传输特性曲线的线性区。 CD段,称为传输特性曲线的转折区。 DE段,称为传输特性曲线的饱和区。; (2)主要参数 a.输出高、低电平UOH、UOL b.阈值电压UTH 指对应于电压传输特性曲线转折区的输入电压, 是输出高、低电平的分界线,一般用转折区中点对应 的输入电压表示,约为1.4V。; c.关门电平UOFF、开门电平UON 在保证输出电平为额定高电平(3.6V)90%的条件下,允许的最大输入??电平,称为关门电平UOFF;在保证输出为额定低电平(0.35V)的条件下,允许的最小输入高电平,称为开门电平UON。 d.输入信号噪声容限 噪声容限是指保证TTL与非门完成正常逻辑功能的情况下,电路所允许在输入信号上叠加噪声电压的幅度。; ① 输入低电平噪声容限 UNL :保证输出为标准高电平时,允许输入低电平UIL上叠加的最大正向噪声电压值。 UNL=UOFF–UIL UNL越大,说明与非门输入低电平时抗正向干扰能力越强。; ② 输入高电平噪声容限UNL:保证输出为标准低电平时,允许输入高电平UIH上叠加的最大负向噪声电压值。 UNH=UIH–UON UNH越大,说明与非门输入高电平时抗负向干扰能力越强。; 12.1.2 其他类型的TTL门电路 1.OC门 将多个门电路的输出端并联起来得到的逻辑关系, 称为线逻辑,包括线与和线或。这种电路结构的特点是节省组件、减少传输延迟和功耗。 OC门是一种能够实现线与逻辑的电路。 OC与非门电路的特点是将原TTL与非门电路中的 V5管集电极开路,并取消集电极电阻。所以,使用OC 门时,为保证电路正常工作,必须外接一个电阻RL与 电源+VCC相连,称为上拉电阻。如图12.5所示。;(a) 内部结构 (b)外接电路图 12.5 OC与非门电路; ; 2.三态门 三门态门,也叫TSL门, 它除了输出高电平、低电平两种低阻状态外,还增加了第三种输出状态:高阻状态,也称作禁止状态、开路状态。 (1)电路组成及工作原理 图12.7所示为三态输出与非门电路,其中(a)为内部电路,(b)为逻辑符号。;

文档评论(0)

希望之星 + 关注
实名认证
内容提供者

我是一名原创力文库的爱好者!从事自由职业!

1亿VIP精品文档

相关文档