EDA作品设计.word答题.docVIP

PAGE \* MERGEFORMAT- 13 - EDA技术设计报告 题目： (作品名称) 学 院： 光电与信息工程学院 专 业： 电子信息工程 年 级： 2013级 学 号： 姓 名： 2015年9月 作品介绍 （描写：作品功能、应用场合、使用说明等） 作品功能： 可在开发板上以显示分钟——秒的形式显示，每隔1s钟，秒钟加一，当秒钟数达到60式，分钟数自动加一，秒钟数变为00，故秒钟数最大只会显示59，当分钟数达到60时，分钟自动变为00，故分钟时最大值也只会显示到59，整个计时的最大值为1h，按下S1按钮可实现复位重新计时。 应用场合： 可应用于较短计时（1h)而且对时间精度要求不太大的各种计时场合，比如长跑、工作时间的计时、考试等等。 使用说明： (1)计时器能显示 1s 的时间，故提供给计时器内部定时的时钟脉冲频率应大于10Hz。 (2)计时器计时长度为 3600秒，在一般计时应用中足够了，设计一个4位LED数码显示“秒表”，显示时间为3600~00秒，每秒自动加一，精度为1。 (3)设置复位和中断键，中断键可以停止计时，显示计时长度，复位开关用来使计时器清 0，并作好清 0 准备。复位开关可以在任何情况下使用，在计时过程中，只要按一下复位开关，计时进程就终止，并对计时器清零。 硬件设计 （描写：硬件总框图，工作原理，工作过程等） 硬件总框图：  SHAPE \* MERGEFORMAT EP2C35 USB BLASTER USB DEVICE USB HOST FT245 ISP1362 MAX 3128 EPCS16 SRAM FLASH FLASH SDRAM HEX7 SW0 SW1 HEX6 HEX5 HEX4 HEX7 HEX6 HEX7 HEX6  SHAPE \* MERGEFORMAT  时钟 基准时钟 复位 计数器 动态显示译码 显示 工作原理： 本设计可分为六个主要模块： （1）键输入消抖模块 （2）时钟分频电路模块 （3）控制电路模块 （4）计时电路模块 （5）存储器模块 （6）动态扫描译码显示模块 各个输入/输出端口的作用如下： CLK 为外部时钟信号，CLR 为复位信号。 SW0为终端按键，按下此按键可停止计数 （2）SW1 为复位键，用于复位以及从观看记录模式切换回计时模式用。 （3）led0,led1,led2,led3,led4,led5,led6,led7数码管输入信号 消抖模块 秒表面板上有2个按键：SW1（复位）键，SW0（启停）键。因为设计采用的是机械式的按键，由于存在机械触动的弹性作用，一个按键开关在闭合时不会马上稳定地接通，在断开时也不会马上断开。因而在闭合及断开按键的瞬间均伴随有一连串的抖动。抖动时间的长短由按键的机械特性决定，一般为 5-10ms。 按键的闭合稳定时间的长短由操作人员的按键动作决定，一般为零点几秒至数秒。按键抖动会引起被误读多次。为确保 FPGA 对键的闭合仅作一次处理，必须去除按键抖动。 通常在按键较少时可用硬件方法消除抖动，一般采用 RS 触发器作为常用的消抖电路，如果按键较多时，常用软件消除抖动。在 EDA 的设计应用中，软件消抖的方法即可使用 RS 触发器进行消抖，也可通过检测按键按下的时间进行消抖。 本模块描述的防抖动电路属于计数器型防抖动电路。其工作原理是，输入一个 50MHZ的时钟信号，设置一个模值为 4 的控制计数器，在人工按键 KEY=‘0’时，执行加 1 计数，如连续 4 次检测到低电平则 JSQ=3，即当 JSQ=3 时输出低电平，4 次以上检测到低电平，JSQ 依然等于 3，也一直输出低电平，这就确保了当按键信号持续低电平 6MS 以上按键信号才有效，抖动期间的低电平持续时间不足以输出低电平。如没有连续 4 次以上检测到低电平，则 JSQ 清零。如检测到高电平，JSQ 也清零，这就导致了在抖动期间不可能输出低电平，唯有在稳定期间才可能输出低电平，因此防抖动得以实现。 因为消抖电路后接的是同步设计的控制模块，故需要将输出信号的长度变为两个周期的控制模块同步时钟的长度，因此在输出电路后，再接入一个 20MHZ 的 CLK2 信号，当输出从 1 变为 0 时，在时钟跳变沿，输出低电平 0，在下一个时钟跳变沿则变为 1，在当输出为 1 时，则一直输出 1，也就是不论输出为多长的低电平，经过此部