电子制作工艺论文.doc

电子制作工艺论文 ——基于multisim仿真的八路抢答器 【摘要】本文介绍了一个基于非可编程器件的八路抢答器，由于该电路原价较多，且电路较为复杂，未能制作出硬件。于是用multisim11对器进行仿真，仿真结果完全符合要求。该电路主要实现八路限时抢答功能，设计较为巧妙，但是由于只是电路仿真，若制作硬件则要考虑多方面因素。随着可编程芯片的应用，抢答器硬件电路也越来越简洁，实现的功能也越来越强大。由于用非可编程芯片制作的抢答器硬件复杂，精度小，但是此种抢答器对于电子设计初学者是一个非常适合练手的电路。 【关键词】八路抢答器、multisim11、可编程芯片、初学者 八路限时抢答器 一、电路功能介绍 1、设计要求 设计一个可预制秒级限时的八路抢答器，并有相关的开关控制抢答的开始以及清零。电路采用一个数码管显示编号，另两个数码管显示倒计时。该设计不能含有可编程芯片。 2、仿真完成功能 电路设置有八路抢答开关，并有一个数码管显示编号。同时还设置有可预制时间的拨码开关（BCD编码），以及显示倒计时的两个数码管。在开关打在清除端时，显示编号的数码管消隐，显示倒计时的数码管显示预制的倒计时。在开关打在开始后，在无人抢答时，显示倒计时数码管开始在预制时间的基础上减计数显示，直到倒计至0。倒计时至0时抢答无效，显示倒计时数码管显示00。若在倒计时范围内有抢答，则编号显示数码管显示相应的编号（编号为1~8），同时倒计时停止，数码管固定显示抢答剩余时间。若需要进行下一轮的抢答，把开关打在清除端即可。 3、该电路设计的创新点 1、编号的显示 一般的限时八路抢答器都是采用0~7编号显示，但是显示情况中几乎没有用0来标号，为此本人在设计该电路是参考了一些电路并进行优化，只需要加上两个或门和一个非门就可以完成1~8编号的显示，具体原理后面将会介绍。 2、抢答及抢答无效的实现 如何保证抢答功能的实现，本电路采用74LS148 8-3线优先编码器来编码，巧妙应用该芯片的选通端EI即可实现抢答功能。另在有人抢答的情况下要对其他抢答进行屏蔽，这一功能采用74LS74集成的一个D触发器组成一个双稳态实现，该功能实现电路较其它设计电路简单明了。 二、电路功能原理简介 为了更加简单明了的讲诉本电路的原理，特将该电路分成几个模块来讲诉： a. 显示电路 本电路采用七段共阴级数码管显示，同时采用74LS48来译码驱动数码管。具体电路如图1： 图1-数码管驱动电路 表1-74LS48真值表 该模块原理很简单，74LS48三个控制端置相应的有效电平后，输出对应BCD码的七段显示码，74LS48真值表表1。 b. 编码 该模块采用74LS148 8-3线优先编码器来编码，由于是低电平触发，电路中应用10K上拉电阻，在触发端无动作时，输出为111，GS输出1；当触发端有动作时，输出相应编号的BCD码的反码，同时GS输出0.具体电路见图2： 图2-编码模块电路 表2-74LS148真值表 c. 减计时电路 本模块采用可预制的十进制同步加/减计数器74LS192，192 的清除端是异步的。当清除端（CLR）为高电平时， 不管时钟端（CPD、CPU）状态如何，即可完成清除功能。 192 的预置是异步的。当置入控制端（~LOAD）为低电平时， 不管时钟CP的状态如何，输出端（QA～QD）即可预置成与数据 输入端（A～D）相一致的状态。 192 的计数是同步的，靠CPD、CPU同时加在 4 个触发器上 而实现。在CPD、CPU上升沿作用下QA～QD 同时变化，从而消 除了异步计数器中出现的计数尖峰。当进行加计数或减计数时 可分别利用CPD或CPU，此时另一个时钟应为高电平。 当计数上溢出时，进位输出端（~CO）输出一个低电平脉 冲，其宽度为CPU低电平部分的低电平脉冲；当计数下溢出时， 错位输出端（~BO）输出一个低电平脉冲，其宽度为CPD低电 平部分的低电平脉冲。具体电路如图3，74LS192真值表见表3 图3-减计时电路 表3-74LS192真值表 d. 秒脉冲产生电路 此模块采用555构成的多谐振荡器，产生矩形波。其周期计算公式T=0.69*（R6+2*R7）C1，占空比D=（R6+R7）/（R6+2*R7）*100%。由于只是仿真，电路中的参数只是一个参考。如若制作硬件，可加入一个可变电阻器。具体电路如图4，附加图4-1为仿真结果： 图4-多谐振荡器电路 图4-1-仿真结果 本电路主要由上面几个模块组成，整体电路如图5： 图5-整体电路 有了上面分模块的原理讲诉只有，整体电路的原理就更好讲解了： 八路带限时抢答器功能实现的最直接证明就是三个数码管的正常显示，第一个数码管用来显示编号，二三数码管用来显示秒倒计时。在本设计中编号为1~8（非0~7)