《数字电子技术基础--刘如军》CH54.pptVIP

5.4 顺序脉冲发生器、 三态逻辑和微机总线接口 5.4.1 顺序脉冲发生器 顺序脉冲 分类 计数型 移位型 一、计数型顺序脉冲发生器 (一) 由四进制计数器( JK 触发器) 和译码器构成 CP Q0 Q1 Y0 Y1 Y2 Y3 用n位二进制计数器，可获得2n个顺序脉冲 (二) 由 D 触发器和译码器构成 结果与前同 防止竞争冒险 二、移位型顺序脉冲发生器 状态图同环型计数器，能自启动，只有 4 个有效状态，但不需译码器。 (一) 由环形计数器构成 (二) 由扭环形计数器构成（略） 三、用 MSI 构成顺序脉冲发生器 4位二进制计数 3线-8线译码 缓冲 寄存 5.4.2 三态逻辑和微机总线接口 一、总线结构 总线是多条数据线或地址线控制信号线的简称。 (一) 总线表示方法 (二) 设备性质与总线 (三) 常用器件与总线的连接 1. 两个以上TTL(CMOS)器件输出端不能与同一根总线连接; 2. OC门和 OD门 可以输出端并联(线)后连接总线; 3. 三态逻辑器件的输出端可以连接同一根总线; 二、三态器件和总线设计 (一) 三态器件 三态: 高电平、低电平、高阻态 三态缓冲器的逻辑符号 曾用 国标 美国 原码输出高电平使能 原码输出低电平使能 反码输出高电平使能 反码输出低电平使能 (二) 总线设计