厦门大学数电实验.docVIP

实验七 组合逻辑电路的分析与设计(二) 一、实验目的 1、掌握用中规模集成电路设计组合逻辑电路的方法。 2、通过实验，验证设计的正确性。 二、实验原理 1.组合逻辑电路的分析设计： 根据MSI器件功能,列出电路表达式,由表达式列出真值表,说明电路功能。 2.组合逻辑电路的设计： 根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单电路，称为组合逻辑电路的设计。 3.MSI设计：设计步骤如下： ①逻辑抽象；分析时间的因果关系，确定输入和输出变量。 ②定义逻辑状态的含义：以二值逻辑0、1表示两种状态。 ③根据给定的因果关系列出逻辑真值表 ④写出逻辑表达式， ⑤根据表达式查找合适的MSI器件。 ⑥通过比较表达式或真值表，利用适当的设计实现所需功能。 ⑦画出逻辑电路的连接图。 ⑧实验仿真，结果验证。 三、实验仪器及器件 1、数字万用表1台 2、多功能电路实验箱1台 四、实验内容 1.分析三位二进制比较器: 按图(2)搭接电路,用逻辑开关作为X2、X1、X0和Y2、Y1、Y0输入，用逻辑显示器显示比较结果；列出真值表，说明电路功能。 真值表如下: A0 A1 A2 B0 B1 B2 Y 0 0 0 0 0 0 1 其他 0 0 0 1 0 0 1 1 其他 0 0 1 0 0 1 0 1 其他 0 0 1 1 0 1 1 1 其他 0 1 0 0 1 0 0 1 其他 0 1 0 1 1 0 1 1 其他 0 1 1 0 1 1 0 1 其他 0 1 1 1 1 1 1 1 其他 0 电路功能：当X2=Y2、X1=Y1、X0=Y0三个同时满足时，比较器输出端Y输出高电平，此时逻辑显示器上灯亮。由此可得：此电路是用来比较输入端X2、X1、X0与Y2、Y1、Y0是否相同，X2、X1、X0与Y2、Y1、Y0都可表示为开关两种状态，同二值逻辑0、1表示两种状态一样。所以该电路可表示三位二进制数的比较。 2.用MSI器件设计组合逻辑电路： （1）设计联锁器；（用74LS138和与非门实现）； 有联锁器电路分析可得该电路S1、S2、S3与F1、F2真值表如下 S1 S2 S3 F1 F2 0 0 0 1 1 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 0 由真值表可得 F1=S1’S2’S3’+S1’S2’S3+S1’*S2*S3+S1*S2*S3 =m0+m1+m3+m7 =(m0’*m1’*m3’*m7’)’ F2=S1’S2’S3’=m0=(m0’)’ 由F1、F2的电路表达式可画出其逻辑电路的连接图如下： (2) 设计全加器；(用74LS151或74LS138和与非门实现；) 全加器真值表 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 由真值表可得 S=m1+m2+m4+m7=（m1’m2’m4’m7’）’’m5’m6’m7’)’ 逻辑电路连接如下： (3) 设计实现Y=A*B*C+A’*(B+C)(用74LS151或74LS138和与非门实现；) 根据给出的逻辑表达式 Y=A*B*C+A’*(B+C) =A*B*C+A’*B+A’*C =A*B*C+A’*B*C+A’*B*C’+A’*B’*C ==A*B*C*D1+A’*B*C*D2+A’*B*C’*D3+A’*B’*C*D7 则根据74LS151逻辑功能，可令D1=D2=D3=D7=1，D0=D4=D5=D6=0，由W’输出。可画出其逻辑电路的连接图如下： 五、实验小结 通过这次实验，让我对数电上学到的知识得到进一步的巩固，对全加器，联锁器和比较器等有了更好的理解和掌握。同时，我还学会了设计逻辑电路，这个其实很简单，比想象还要简单，只要真值表，然后逻辑式，然后就可以很简单的设计出来了。