数字低通滤波器的设计数字滤波器的设计.pdf

第 26 卷第 8 期 计算机仿真 2009 年 8 月 文章编号 :1006 -9348(2009)08 -0304 -04 基于 FPGA 的 IIR 数字滤波器的设计与仿真 屈星，唐宁，严舒，杨白 (桂林电子科技大学信息与通信学院，广西桂林 541004 ) 摘要:提出一种在 FPGA 中实现高速 IIR 数字滤波器的方法，在理论上分析了 IIR 数字滤波器系数取整后的稳定性问题;利 用 FDATool 设计滤波器，在 Matlab 中编程仿真:使用实验仿真的方法确定 IIR 滤波器系数量化字长，保证了 IIR 滤波器性能 和硬件资源的优化，使 IIR 滤波器能适用高速场合，研究了 FPGA 中运算部件的运算特点，采用 Verilog 硬件描述语言实现迭 代运算及有符号数乘法;最后编程实现 IIR 数字滤波器，通过 QuartusII 仿真并在 FPGA 上实现。通过试验验证，该方法设计 的 IIR 数字滤波器收敛，能适用于对实时性要求高的系统中。 关键词:现场可编程门阵列;无限长脉冲响应数字滤波器;硬件描述语言;数字信号处理 中图分类号 :TN911 文献标识码 :B Desigo of I1R Digital Filter ?ased 00 FPGA QU Xing , TANG Ning , YAN Shu , YANG Bai (Guilin University of Electronic Technology , Guilin Guangxi 541004 , China) ABSTRACT: A method of designing high speed digital filter based on FPGA is put forward , and the effect on the stability of IIR digtial filter after rounding the coefficients is discussed theoretically. The filter is designed by using FDATool , and procedures are programmed and simulated in Matlab. Simulation method is adopted to determine IIR digital filters coefficient quantified wordlength , and it ensures that IIR digital filters performance and hardware re? source are optimized , thus making IIR digital filter suitable for high speed system. The operational features of opera? tional parts in FPGA , are investigated , and Verilog hardware description language is used to realize the iterative op? eration and signed multiplication. Finally , detail desi 伊 of