4章組合逻辑电路课件.pptVIP

第4章 组合逻辑电路 4.1 概述 组合电路的特点：任意时刻的输出信号仅取决于该时刻的输入信号，与电路原来所处的状态无关。 组合逻辑电路结构特点：无反馈、无存储电路 组合电路可以有多个输入端和输出端， a1,a2…an表示输入信号，y1,y2...ym表示输出信号。 输出逻辑表达式 ：y1=f1(a1,a2…an) y2=f2(a1,a2…an)  … ym=fm(a1,a2…an) 4.2 组合电路的分析方法和设计方法 1．组合电路的分析 已知逻辑电路，求电路的逻辑功能。 一般步骤： (1)由逻辑图逐级写出函数表达式。 (2)用公式化简或卡诺图化简， 使逻辑关系简单明了。 (3)由逻辑表达式列出真值表。 (4)根据真值表或表达式确定该电路的逻辑功能。 例2 试分析图中电路的逻辑功能。 解：(1)写出函数表达式 F1=(AB)’ F2=(BC)’ F3=(AC)’ F=(F1F2F3)’=((AB)’(BC)’(AC)’)’ =AB+BC+AC (2) 列真值表 (3) 确定逻辑功能 由真值表发现：当三个输入变量中有多数个1时，输出为1。得出：该电路能实现三变量多数表决的逻辑功能。 2. 组合电路的设计 设计步骤： (1) 逻辑抽象，按文字描述的逻辑命题写出真值表。分析设计要求，确定输入、输出变量，设定逻辑状态1和0的含义，然后再按逻辑功能的要求列出真值表。 (2) 由真值表写出函数表达式，并化简。 (3) 选定器件的类型；小规模集成门电路，中规模集成器件。 (4) 将逻辑函数变换形式 ①当采用小规模集成电路设计时，则要根据所选用的门进行函数化简，以求用最少的门来实现。 ②当采用中、大规模集成电路设计时，有时可能需对表达式进行适当的变换，以适应所需门的需要，然后再用最少的集成块来实现。 (5) 画出相应的逻辑图。 例3．举重比赛中有三个裁判：主裁判A、副裁判B和C。各人面前有一个键钮，当三个裁判，或者一个主裁判和一个副裁判同时按下键钮时，显示“试举成功”的灯就会亮。试用与非门来设计能实现此功能的逻辑电路。 解：(1)列真值表。 设：A、B、C裁判按下键为1，不按键为0。 灯为F，灯亮为1，灯灭为0。 (2) 直接根据真值表用卡诺图法化简。 F=AB+AC=(AB+AC)’’=((AB)’(AC)’)’ (3)画逻辑图 例4.设计一个交通信号灯的控制电路，每组信号由红、黄、绿三盏灯组成。正常情况下，任何时刻只有一盏灯亮，出现故障，控制电路发出故障信号。 解：（1）设输入变量 红、黄、绿为R、A、G； 灯亮为1，灭为0； 故障信号为输出变量Z， 正常工作Z为0， 发生故障Z为1。 Z=R’A’G’+R’AG+RA’G+RAG’+RAG （3）化简为最简与或式 Z=R’A’G’+RA+RG+AG （4）用与非门实现，变换为与非-与非表达式，将最简与或式两次求反。 Z=( R’A’G’+RA+RG+AG)’’ =(( R’A’G’)’(RA)’(RG)’(AG)’)’ （5）用与或非门实现，卡诺图圈0化简， 求Z ’，再次求反得到Z。 Z’=RA’G’+R’AG’+R’A’G Z=( RA’G’+R’AG’+R’A’G)’ （6）用或非门实现，卡诺图圈0化简， 求Z的或与表达式，再两次求反得到Z。 Z=(R’+A+G)(R+A+G’)(R+A’+G) Z=((R’+A+G)’+(R+A+G’)’+(R+A’+G)’)’ 4.3 常用的组合逻辑电路 2.译码器 译码器(Decoder)的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号。 译码器按其功能特点可分为“二进制译码器”、“二-十进制译码器”和“显示译码器”三类。 1.二进制译码器 n个输入端，N个输出端的译码器，当N=2n时，称为“全译码”； 当N2n时，称为“部分译码”。 3位二进制译码器有3个输入端，8个输出端，叫做3线-8线译码器。 （1）二极管与门阵列构成的3位二进制译码器。 A2、A1、A0是输入端， Y0…Y7是8个输出端。 VCC=5V， 输入信号的高电平3V、低电平0V， 二极管的导通压降为0.7 V。