第七章时序逻辑电路汇编.docVIP

第七章 时序逻辑电路 一、概述 1、时序逻辑电路的特点逻辑功能特点：任何时刻的输出不仅取决于该时刻的输入信号，而且与电路原有的状态有关。 电路结构特点：由存储电路和组合逻辑电路组成。 2、时序逻辑电路的类型同步时序逻辑电路：所有触发器的时钟端连在一起所有触发器在同一个时钟脉冲控制下同步工作。 异步时序逻辑电路：时钟脉冲只触发部分触发器，其余触发器由电路内部信号触发。因此，触发器不在同一时钟作用下同步工作。 输出方程：时序电路的输出逻辑表达式。 状态方程：将驱动方程代入相应触发器的特性方程中所得到的方程 状态转换真值表：简称状态转换表，是反映电路状态转换的规律与条件的表格。 填写方法：将电路现态的各种取值代入状态方程和输出方程进行计算，求出相应的次态和输出，从而列出状态转换表。如现态起始值已给定，则从给定值开始计算；如没有给定，则可设定一个现态起始值依次进行计算。 状态转换图：用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件，从而得到的状态转换示意图。 时序图：在时钟脉冲 CP作用下，各触发器状态变化的波形图。 二、时序逻辑电路的分析方法 时序逻辑电路的分析方法 根据给定的电路，写出它的输出方程和驱动方程，并求状态方程 b、列状态转换真值表 c、分析逻辑功能 d、画状态转换图和时序图。 异步时序逻辑电路的分析方法 三、计数器 1、计数器的作用与分类 计数器(Counter)用于计算输入脉冲个数，还常用于分频、定时等，其分类如下： 按时钟控制方式不同分：同步计数器和异步计数器。（同步计数器比异步计数器的速度快得多。） 按计数增减分：加法计数器、减法计数器、加/减计数器 按计数进制分：二进制计数器、十进制计数器、N进制计数器 2、计数器的计数规律举例 下面分别是二进制加法计数器和二进制减法计数器的计数规律： 下面是8421码十进制计数器和任意进制（五进制）计数器计数规律： 计数的最大数目称为计数器的“模”，用M表示，模也称为计数长度或计数容量。 n个触发器有种输出，最多可实现模计数器，五进制计数器也称模5计数器；十进制计数器则为模10计数器；3位二进制计数器为模8计数器。 3、同步计数器 （1）、3位二进制同步加法计数器 下图为同步3位二进制同步加法计数器的电路图： 串行进位：触发器负载均匀 并行进位：低位触发器负载重 电路分析: a、逻辑电路图只由T触发器构成，且T触发器的特性方程为：。 b、由图可知，各触发器的驱动方程为：，即： c、将各触发器的驱动方程带入相应触发器的特性方程，得到各触发器的状态方程为： d、电路的输出方程为： 根据上述，可列出电路的状态转换表： （2）、3位二进制同步减法计数器 下图为同步3位二进制同步减法计数器的电路图： 电路分析： 与二进制加法计数器相比，各触发器的驱动方程变为： ，其状态转换表如下： （3）、二进制可逆同步计数器 二进制可逆同步计数器是加法计数器和减法计数器的合并，并通过控制电路选择加、减计数功能。如上图，当时，实现加计数器功能；当，实现减计数器功能。 （4）、十进制加法同步计数器 （5）、十进制减法同步计数器 4、异步计数器 5、集成计数器 6、任意进制计数器的构成 目前常见的集成计数器有十进制、4位二进制、12位二进制等。若现在有进制计数器，需构成进制计数器，此时有和两种情况。 （1）、的情况 在进制计数器的计数过程中，只要跳过个状态，就可以获得进制计数器。 集成计数器一般都有置零输入端和置数输入端，可以利用这两个输入端来跳过个状态实现进制计数器，分别称为反馈复位法和反馈置数法。 当输入第 N 个计数脉冲时，利用置 0 功能对计数器进行置 0 操作，强迫计数器进入计数循环，从而实现 N 进制计数。这种计数器的起始状态值必须是零。 当输入第 N 个计数脉冲时，利用置数功能对计数器进行置数操作，强迫计数器进入计数循环，从而实现 N 进制计数。这种计数器的起始状态值就是置入的数，可以是零，也可以非零，因此应用更灵活。 模拟、数字及电力电子技术 6 逾梦誓约