3_第三讲_差动放大器与电流镜探究.pptVIP

共模到差模的转换： 管子不匹配 27 3、共模抑制比CMRR（Common Mode Rejection Ratio） 3.3 以MOS为负载的差动对 二极管连接的 负载消耗了 一个阈值电压 的电压余度。 ≈ 放大器对共模输入 扰动的抑制能力 差模响应 共模响应 28 如何提高增益？ 可以通过减小P管宽长比来提高增益， 但P管过驱动电压增加，降低了输出共模电平。 1、附加电流源来提高增益 通过减小P管电流，来减小gmp，从而提高增益。 2、提高负载阻抗来提高增益 ≈ 增益提高了5倍（电流减小5倍，过驱不变，则宽长比减小5倍） 29 采用PMOS共源共栅负载的NMOS共源共栅差动放大器 AV＝－GmRout 共源共栅结构具有高的输出阻抗，可以提高增益，代价是消耗 更多的电压余度，减小输出摆幅。 共源共栅差动放大器 30 3.4 电流镜 工作在饱和区的MOS管可以作为电流源使用 主要作用： （1）为其它电路提供偏置； （2）作为信号处理单元； 电流受电源电压、工艺、阈值电压影响。 31 1、基本电流镜 产生稳定的基准电流 通过复制，产生电路中所需的电流源 ID=f（VGS） VGS=f-1(ID) 若VGS＝f-1(IREF) 则Iout＝ff-1（IREF）= IREF 基本电流镜 在模拟电路中，电流源的设计基于对基准电流的“复制” 32 可以精确地复制电流而不 受工艺和温度的影响。 2、普通共源共栅电流镜 沟道长度调制效应会使基本电流镜镜像的电流产生 误差： VDS1＝VGS1＝VGS2，但M2 受负载影响，VDS2可能≠VGS2 电流镜中所有晶体管 通常采用相同的栅长，以减小栅长误差 33 共源共栅电流源可以抑制沟道长度调制效应的影响 选择合适的Vb，使得VX=VY，那么VDS2=VGS1＝VGS2，则可以消除沟道调制效应影响，ID2非常接近ID1。 如何产生Vb，并使VX＝VY？ VN＝VGS0＋VX＝VGS3＋VY 共源共栅结构可使M2免受Vp的影响， 只要VY≈VX，ID2≈ID1 根据M3的尺寸选择M0的尺寸，使VGS0＝VGS3，那么VX＝VY 34 如果设计管子的尺寸，使其满足： 那么： 共源共栅电流镜特点： （1）优点：高的输出阻抗，产生精确的电流值 （2）缺点：由于VDS2=VGS2，共源共栅电流镜消耗了一个阈值电压的余度 (两个过驱动电压加一个阈值电压)。 ? 35 3、低压共源共栅电流镜 选择合适的Vb使M2、M1工作在饱和状态。 M2饱和： M1饱和： Vb才有解。 选择合适的尺寸使M2的过驱动电压＜阈值电压。 输入输出 短接 36 实现方法： 1）选择最小 Vb=VGS2+ (VGS1-VTH1) 2）选择合适 晶体管尺寸满 足： VGS2=VGS4 则： Vb=VGS4+ (VGS3-VTH3) 从而： Vout= （VGS4-VTH4）+ (VGS3-VTH3) 为两个过驱动 电压之和 优点： 若Vb＝VGS2+(VGS1-VTH1) = VGS4+(VGS3-VTH3) VA=VB，M3电流可以精确地镜像IREF。此时，消耗的电压余度最小，为两个过驱动电压之和。 4、有源电流镜 用作处理信号 有源电流镜作为差动对负载： 当Vin1增加时，ID1增加△I，ID3、ID4也增加了△I，ID2减小。 通过ID2的下降以及ID4的上升，产生输出端电流及电压的变化。 比普通共源共栅 消耗的电压余度小 一个阈值电压 低压共源共栅 37 （1）小信号分析 方法一：AV=-GmRout 方法二：用戴维南等效替换输入差动对： 带有源电流镜的差动放大器 Vp不能视为交流地（VX、VY在P点的作用不能抵消 38 流过Req的电流： 其中，通过1/gm3的电流被镜像到M4中，则： 复制操作 设 得 39 （2）共模特性 共模增益是由于输入共模电平的变化，导致输出信号变化。 假设电路对称，考虑尾电流源的输出阻抗有限情况： 因为电路对称，VF＝VX，等效电路为： 40 忽略r01,2/2的影响 即使输入对完全对称，由于尾电流源的有限阻抗，输出信号也会随共模输入信号变化而变差。 41 由于尾电流源输出阻抗有限，V in,CM的变化引起VP的变化， 将M1、M2看作一个跨导为gm1＋gm2的晶体管。 考虑晶体管失配，且尾电流源输出阻抗有限的情况 42 ＝△VGS3 △ID4=gm4×△VGS3 △ID4和△ID2的差值电流流过电路的输出阻抗，得： 管子失配 AV,CM= 43 模拟CMOS集成电路设计Design of Analog  CMOS Integrated Circuit Institute of VLSI Design, Hefei U.of Tech 第三讲 差动放