多路抢答器设计eda课程设计毕设论文.docVIP

PAGE  PAGE 22 目 录  TOC \o 1-3 \h \z \u  HYPERLINK \l _Toc283105188 目 录  PAGEREF _Toc283105188 \h 1  HYPERLINK \l _Toc283105189 一、方案设计与论证  PAGEREF _Toc283105189 \h 4  HYPERLINK \l _Toc283105190 二、单元电路设计  PAGEREF _Toc283105190 \h 5  HYPERLINK \l _Toc283105191 （一）抢答鉴别模块  PAGEREF _Toc283105191 \h 5  HYPERLINK \l _Toc283105192 （二）计时模块  PAGEREF _Toc283105192 \h 7  HYPERLINK \l _Toc283105193 （三）数据选择模块  PAGEREF _Toc283105193 \h 9  HYPERLINK \l _Toc283105194 （四）报警模块  PAGEREF _Toc283105194 \h 11  HYPERLINK \l _Toc283105195 （五）译码模块  PAGEREF _Toc283105195 \h 13  HYPERLINK \l _Toc283105196 （六）分频模块  PAGEREF _Toc283105196 \h 14  HYPERLINK \l _Toc283105197 （七）顶层文件  PAGEREF _Toc283105197 \h 16  HYPERLINK \l _Toc283105198 （八）主电路连线图  PAGEREF _Toc283105198 \h 19  HYPERLINK \l _Toc283105199 （九）将程序下载到芯片FLEX—EPF10LC84-4上，引脚图如下  PAGEREF _Toc283105199 \h 19  HYPERLINK \l _Toc283105200 三、器件编程与下载  PAGEREF _Toc283105200 \h 20  HYPERLINK \l _Toc283105201 四、性能测试与分析  PAGEREF _Toc283105201 \h 20  HYPERLINK \l _Toc283105202 五、实验设备  PAGEREF _Toc283105202 \h 20  HYPERLINK \l _Toc283105203 六、心得体会  PAGEREF _Toc283105203 \h 21  HYPERLINK \l _Toc283105204 七、参考文献  PAGEREF _Toc283105204 \h 21  程序设计流程图 层次化设计 图形输入 文本输入 建立项目文件 设计器件 增益 逻辑正确 仿真分析 引脚分配 重新调整 设计正确 生成下载文件 下载并验证 NO NO YES YES 设计输入 设计生成 设计实现 硬件下载 一、方案设计与论证 将该任务分成七个模块进行设计，分别为：抢答器鉴别模块、抢答器计时模块、抢答器记分模块、分频模块、译码模块、数选模块、报警模块，最后是撰写顶层文件。 抢答器鉴别模块： 在这个模块中主要实现抢答过程中的抢答功能，并能对超前抢答进行警告，还能记录无论是正常抢答还是朝前抢答者的台号，并且能实现当有一路抢答按键按下时，该路抢答信号将其余个绿抢答封锁的功能。其中有四个抢答信号s0、s1、s2、s3；抢答使能信号s；抢答状态显示信号states；抢答与警报时钟信号clk2；系统复位信号rst；警报信号tmp。 抢答器计时模块： 在这个模块中主要实现抢答过程中的计时功能，在有抢答开始后进行30秒的倒计时，并且在30秒倒计时后无人抢答显示超时并报警。其中有抢答时钟信号clk2；系统复位信号rst；抢答使能信号s；抢答状态显示信号states；无人抢答警报信号warn；计时中止信号stop；计时十位和个位信号tb，ta。 数据选择模块： 在这个模块中主要实现抢答过程中的数据输入功能，输入信号a[3..0]、b[3..0]、c[3..0]；计数输出信号s；数据输出信号y；计数脉冲clk2，实现a、b、c按脉冲轮流选通，在数码管上显示。 报警模块： 在这个模块中主要实现抢答过程中的报警功能，当主持人按下控制键，有限时间内 人抢答或是计数到时