原创力文档- 1、本文档共41页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
第四讲 数字系统设计的实现与验证 ;可编程逻辑器件设计流程;什么是逻辑综合;人工的逻辑综合过程;自动逻辑综合工具的意义;Verilog HDL的综合要求;逻辑综合流程;工艺库与设计约束;基于quartus2的逻辑综合与实现;分配芯片管脚;管脚编辑器;管脚编辑器;未用管脚设置;全局时序约束输入;独立时钟设置;更多设计时序约束输入;综合工具设置;综合工具设置;综合网表的优化;时序驱动的分配设置;启动综合与综合结果;查看状态机编码;静态时序分析基本概念;静态时序分析;静态时序分析工具;时序收敛规划工具;管脚建立时间的改进;资源编辑器查看布局结果;RTL原理图与工艺库映射图观察器;RTL原理电路观察器;工艺库映射图观察器;动态时序仿真验证;动态时序仿真波形;第三方仿真工具;FPGA的配置;主动串行（AS）配置方式;JTAG配置方式;配置方式设置;配置文件和工具;本讲要点;实验要求
文档评论（0）