基于Cyclone系列FPGA的1024点FFT算法的实现.pdfVIP

第 33卷第 2期 　　　　　　　　　　　　　　 电 子 工 程 师 　　　　　　　　　 　　　　　　　Vol. 33 No. 2 2007年 2月 　ELECTRON IC ENGINEER 　Feb. 2007 基于 Cyclone系列 FPGA的 1 024点 FFT算法的实现 钱文明 ,刘新宁 ,张艳丽 (东南大学国家专用集成电路系统工程技术研究中心 ,江苏省南京市 210096) 摘 　2要2:介绍了一种用低2成本2 Cyclone系列 FPGA (现场可编程门阵列 )实现基于按 D IF (频率抽 取 ) radix 2结构 1 024点 FFT(快速傅里叶变换 )算法的方法 。本设计采用 Verilog语言编程实现 ,利用 EDA (电子设计自动化 )工具对设计进行了仿真、综合 ,并在开发板上实现板级验证 ,最后分析了整个 设计的性能 ,说明在低成本 Cyclone系列上可以实现高速 FFT算法 。 关键词 : FFT;频率抽取 ;蝶形运算 ; FPGA 中图分类号 : TN402 0　引 　言 随着数字技术的飞速发展 , DSP (数字信号处理 器 )已广泛应用于通信 、多媒体、医疗仪器和军事等领 域。 FFT(快速傅里叶变换 )是 DSP的核心技术之一和 DFT(离散傅里叶变换 )的快速算法 ,作为时域和频域 转换的基本运算 ,是数字谱分析的必要前提 ,在雷达 、 观测、跟踪、高速图像处理、保密无线通信和数字通信 等领域有广泛应用。而 FPGA (现场可编程门阵列 )内 图 　 实现结构 部含有大量逻辑单元和高速 RAM 模块 ,使 FFT算法 1 FFT 　 可以灵活快速地实现 ,并具有很高的性能 。 这种结构的优点是 :在同一级运算中 ,每个蝶形的 本文主要研究 1 024点 FFT的低成本 FPGA 实现 两个输入数据只对计算本蝶形有用 ,而???每个蝶形的 方法 ,介绍了 FFT算法的基本原理和实现结构 ,采用 输入、输出数据节点又同在一条水平线上 ,这就意味着 自顶向下的设计思路 ,描述了 FFT硬件实现的结构以 计算完一个蝶形运算后 ,所得输出数据可以立即存入 及各个模块的功能 ,并进行仿真 、逻辑综合 、时序分析 原输入数据所占用的存储单元 ,即同址运算 ,因此在工 和板级验证 ,将运算结果与理想值进行比较 ,分析系统