基于USB20和DDR2的数据采集系统设计与FPGA实现.pdfVIP

第 卷 第 期 12 10 Vol.12 No.10 年 月 Electronic Component Device Applications 2010 10 Oct. 2010 doi:10.3969/j.issn.1563-4795.2010.10.015 基于USB2.0和DDR2的数据采集 系统设计与FPGA实现 刘勇， 林平分 (北京工业大学北京市嵌入式系统重点实验室， 北京 100022) 摘 要： 采用DDR2 SDRAM作为被采集数据的缓存技术， 给出了USB2.0 与DDR2相结合的实 时、 高速数据采集系统的解决方案， 同时提出了对数据采集系统的改进思路以及在Xilinx 的 Virtex5 LX30 FPGA上的实现方法。 关键词: USB2.0 ； DDR2 ； 数据采集； FPGA 0 引言 物理层芯片之间可通过标准的UTMI 接口相连。 DDR2 SDRAM控制器是基于Xilinx 公司提供的IP 随着计算机、 微电子和嵌入式系统技术的发 核， 工作频率是125~266 MHz， 与SDRAM之间的 展， 数据采集技术已经在生物医学、 图像处理、 接口是64 bit SODIMM 笔记本内存条接口。 作为 雷达系统等众多领域得到广泛应用。 本文设计的 数 据 存 储 的 SDRAM 是 Samsung 公 司 的 高速数据采集系统是应用于芯片现场测试的实时 M470T5663QZ3-CE6 2GB 内存条。 系统的控制核 数据采集系统， 由于被测试芯片为250 MHz 8 bit 心MCU采用Mentor Graphics 公司的增强型8051 IP 的高速 输出， 因此， 该数据采集系统的数据 AD 核M8051EW ， 该8051 核采用两个时钟周期为一 采集率是2 Gbps 。 为了达到实时、 高速、 海量的 个机器周期的高性能架构， 同时支持MWAIT信号 数据采集， 该系统利用DDR2 SDRAM 的高速数据 来控制程序总线， 从而能够支持慢速的外部程序 传输能力和海量存储能力做为采集数据的缓存， 和数据存储器。 IF模块是该系统设计的关键， 它 然后通过具有即插即用、 易扩展、 传输速率较高 相当于DMA 的功能， 主要负责USB 与DDR2 、 外 等特点的USB2.0接口来将DDR2 SDRAM 中的数据 部数据接口与DDR2之间的数据传输。 传输到计算机中进行存储和分析。 2 数据采集系统设计 1 数据采集系统架构 本文中的数据采集系统采用USB2.0 和DDR2 该数据采集系统的总体架构由硬件部分、 固 SDRAM 相结合的设计思路， 从而打破了传统数 件部分和计算机上的USB驱动及应用程序等几大 据采集系统在实时数据采集中大容量和高速率不 部分组成， 本文完成了硬件和固件部分的设计。 可兼得的瓶颈。 在图 所示的系统架构的四个部