硬件设计经验汇编V1.1程序.doc

硬件设计经验汇编 编写人：  目录  TOC \o 1-3 \h \z  HYPERLINK \l _To1. 关于PCB布线  PAGEREF _To\h 1  HYPERLINK \l _To1.1. 叠层  PAGEREF _To\h 1  HYPERLINK \l _To1.2. 关于布局  PAGEREF _To\h 4  HYPERLINK \l _To1.3 关于地平面  PAGEREF _To\h 6  HYPERLINK \l _To1.4 关于电地切割  PAGEREF _To\h 7  HYPERLINK \l _To1.5 关于阻抗控制  PAGEREF _To\h 7  HYPERLINK \l _To1.6 关于端接  PAGEREF _To\h 8  HYPERLINK \l _To1.7 关于布线  PAGEREF _To\h 12  HYPERLINK \l _To1.7.1 几个注意事项  PAGEREF _To\h 12  HYPERLINK \l _To1.7.2 关于高频信号线  PAGEREF _To\h 13  HYPERLINK \l _To1.7.3 关于时钟线  PAGEREF _To\h 13  HYPERLINK \l _To1.7.4 关于差分信号  PAGEREF _To\h 14  HYPERLINK \l _To1.7.5 关于信号线长度  PAGEREF _To\h 16  HYPERLINK \l _To1.7.6 考虑焊接工艺  PAGEREF _To\h 17  HYPERLINK \l _To2 关于原理图  PAGEREF _To\h 17  HYPERLINK \l _To2.3 器件和信号线的方向  PAGEREF _To\h 17  HYPERLINK \l _To2.4 CMOS电路的输入不能悬空  PAGEREF _To\h 17  HYPERLINK \l _To2.5 必须牢固记住  PAGEREF _To\h 17  HYPERLINK \l _To2.6 电源引脚必须考虑高频和低频去耦电容  PAGEREF _To\h 17  HYPERLINK \l _To2.7 低有效的信号要加标志  PAGEREF _To\h 18  HYPERLINK \l _To3 PCB布线后的检查  PAGEREF _To\h 18  HYPERLINK \l _To4 附录：TTL与非门和CMOS与非门电路  PAGEREF _To\h 19  HYPERLINK \l _To5 参考文献  PAGEREF _To\h 20  PAGE 21 关于PCB布线 叠层 做一个PCB首先要考虑的是需要多少层以及各层的定义和排列。 首先要考虑需要几个信号层，这与PCB的物理尺寸、元器件密度、器件封装、Trace的多少以及宽度有关。对于BGA封装的器件，要考虑需要多少层才能将每个Pin的Trace引到外边。考虑PCB的成品率，Trace的最小宽度推荐为6 mil。对于有4圈BGA封装的器件，最少3层信号线即可将每个Pin的Trace引到外边，对于有6圈BGA封装的器件，最少5层信号线即可将每个Pin的Trace引到外边。 第2就是考虑需要几个电、地层。这与工作频率及