第一講单周期数据通路的设计第二讲单周期控制器的设计第.pptVIP

第一讲 单周期数据通路的设计 第二讲 单周期控制器的设计 第三讲 多周期处理器的设计 第四讲 微程序控制器设计与异常处理;第一讲 单周期数据通路的设计;;CPU基本组成原理图;数据通路（执行部件）的位置;;状态元件：时序逻辑电路;状态元件中何时状态被改变？;状态元件: 寄存器和寄存器组;寄存器组的内部结构;理想存储器（ idealized memory ） Data Out：读出数据 Data In： 写入数据 Address：存储器地址 读操作（组合逻辑操作）：地址Address有效后，经一个“取数时间AccessTime”，Data Out上数据有效。 写操作（时序逻辑操作） ：写使能为1的情况下，时钟Clk边沿到来时，Data In传来的值开始被写入Address指定的存储单元中。;数据通路与时序控制;数据通路与时序控制;准备工作：组成指令功能的四种基本操作;单总线数据通路;复习：MIPS的三种指令类型;设计处理器的步骤;RTL: The ADD Instruction（加法指令）;RTL: The Load Instruction（装入指令）;取指令部件(Instruction Fetch Unit) ;加法和减法指令(R-type类型）;RR（R-type）型指令的数据通路;带立即数的逻辑指令（ori指令）;RTL: The OR Immediate Instruction;带立即数的逻辑指令的数据通路;访存指令中的数据装入指令 (lw);RTL: The Load Instruction;装入(lw)指令的数据通路;访存指令中的存数指令 (sw);RTL: The Store Instruction;存数(sw)指令的数据通路;分支（条件转移）指令（相等转移：beq）;RTL: The Branch Instruction;条件转移指令的数据通路;下地址计算逻辑的设计;下址逻辑设计;无条件转移指令;RTL: The Jump Instruction;;完整的单周期数据通路;数据通路中的关键路径(Load操作);第一讲小结;第二讲 单周期控制器的设计 ;Where are We Now? ;Add / Sub操作开始时取指部件中的动作;指令译码后R型指令（Add / Sub）操作过程;R型指令（Add /Sub）最后阶段取指部件中的动作;;ori 指令译码后的执行过程 ;Load指令译码后的执行过程;Store指令译码后的执行过程;Branch指令译码后的执行过程;Branch指令最后阶段取指部件中的动作;Jump指令译码后的执行过程;Jump指令结束前IFU中的动作;综合分析结果，得到如下指令与控制信号的关系表;;ALUop和“func”字段的译码;;The Logic Equation for ALUctr0;The Logic Equation for ALUctr1;The Logic Equation for ALUctr2;局部ALU控制单元逻辑;主控制单元的真值表;考察每个控制信号的逻辑方程（如：RegWrite）;Main Control的PLA实现 ;执行前述7条指令的完整的单周期处理器;;单周期计算机的性能;单周期计算机的性能;单周期计算机的性能;单周期计算机的性能;第二讲 小结;第三讲 多周期处理器的设计;单周期数据通路的缺点：回顾 Load 指令执行;多周期处理器的实现思想;指令各阶段分析;寄存器堆和存储器的写定时（ Ideal vs. Reality）;;如何在多周期通路中避免“race”问题;取指周期（取指令、计算下地址）开始时;取指周期结束时;考察整个取指周期（第一个周期）;寄存器取 / 指令译码周期（第二个周期）;busA ← Reg[rs] ; busB ← Reg[rt] ; Decoder ← Op and Func; 投机：Target ← PC + SignExt(Imm16)*4 （为什么不是PC +4+ SignExt(Imm16)*4？）;;;;;ALU Output ← busA op busB;R-type完成周期（第四个周期，写寄存器）;;;Ori 指令执行周期（第三个周期，ALU运算）;Ori 指令完成周期（第四个周期，写寄存器）;;;sw指令存数周期（第四周期，访存写）;lw指令取数周期（第四周期，访存读）;lw指令回写周期（第五周期，写寄存器）;;;完成前述指令的完整多周期数据通路（没有Jump） ;下一步目标：设计“状态转换电路” 即：控制器;多周期控制器的实现;时序控制的描述;多周期控制器状态转换表;用PLA电路实现的组合逻辑控制单元（硬布线方式）;第三讲小结;第四讲 微程序设计和异常处理;下一步目标：设计“状态转换电路” 即：控制器;回顾：多周期