半导体集成电路第一章.pptVIP

 第一章 集成电路中的晶体管及寄生效应  ;内容提要; 第1章 集成电路中的晶体管及寄生效应 ;3、可能的情况下，可以利用某些寄生效应构成电路所需的元件，简化设计线路。 为全面了解寄生效应，必须熟悉IC的制造工艺及其元件的结构与形成。 ; §1-1 典型的TTL工艺及 晶体管结构; 隔离的方法通常有PN结隔离，介质隔离，PN结－介质混合隔离。目前，最简单、最低廉，也最常用的为PN结隔离。 隔离的方式及结构如下： ;; 2、隐埋 现在我们观察一个IC中的晶体管结构，在计算rcs时有： rcs = rc1 + rc2 + rc3 ;其中rc2的截面积小，长度长，在rcs中占有主要地位，欲减小的rcs，则主要应减小rc2。 在IC制造过程引入隐埋工艺，在淀积外延层之前，在制造晶体管的位置上，预先对衬底进行高掺杂的n+扩散，以作为集电极的电流通道，这一工艺过程称隐埋工艺，相应的n+区域称隐埋层。 加隐埋层后，rcs在20Ω~60Ω之间，取决于晶体管的面积。 ;3、典型的TTL工艺过程 ; §1-2：IC中的晶体管及其有源寄生效应;一、理想的PN结二极管;3.工程估算: 正向导通: V=VF BE结 VF 0.7～0.75V BC结 VF 0.6～0.65V 截 止: I＝0;　　二、双结晶体管的E-M模型; 　　　当两结靠得较近时，相邻两PN结存在晶体管效应,此时： 其中： αR ：反向运用共基极短路电流增益 αF : 正向运用共基极短路电流增益; 　将A、B的数值代入，以矩阵表示 又： 故： 此即为双结晶体管E-M模型， 以图表示： ; ; 　　　以图表示：;将IEC，ICC两个电流源合并，则得到非线性混合型E-M模型;三、四层三结E-M模型; 从模型可以看出，IC中的晶体管除主晶体管外，还存在一个寄生PNP管，欲得到PNP管对NPN管影响的程度，最直观的方法是引入四层三结E-M模型，并与三层二结E-M模型进行比较，仍规定电流电压的正向为P→N ; ;　四、IC中晶体管的有源寄生效应; 并作如下简化： 1、PN结正偏时： 反偏时： 2、几部分电流相加时，若含有 项，则其他项可忽略。 3、不含 的几项电流相加时，和含ISS项相比，可忽略 IES ，ICS项; 按晶体管的不同工作状态讨论寄生效应 1、NPN管正向有源 此时：VBE0 ，VBC 0， VSC 0寄生晶体管截止，对NPN管基本无影响。 与普通NPN管比较，仅增加了IB、IC的反向漏电流，同时增加了一项衬底电流，电路功耗增加。 ; 2. NPN管截止 此时，VBE0 ，VBC 0， VSC 0，寄生晶体管截止，IE反向电流不变，IB、IC中增加了衬底漏电流IS。 普通NPN管 IC中的NPN管 关断电流增大100倍，且整个电路增加了衬底漏电流。功耗增大 ，温度稳定性差; 3. NPN管反向运用： 此时，VBE0 ，VBC 0， VSC 0，寄生晶体管正向导通 IE，IB基本上无变化，－IC 减小了 IS大大增加 晶体管三个端电流对衬底漏电流的比值为： 当αSF减小时，有用电流的比值增加，故应尽量减小寄生晶体管的电流放大系数。; 4．NPN管饱和 　　 此时，VBE0 ，VBC 0， VSC 0。 在双极型数字电路中，一般都只使用一个正电源，则衬底接地，考虑一个射极接地的晶体管 ;　　将VBC，VSC的关系代入，整理后： 　　此时的VCE即VCES 引入饱和度;　　　　极度饱和时 ;五、降低有源寄生效应的办法;1、隐埋层;2、掺金 ;　　　例如:　　　　　　　　　　　 　　 　此时:　　　 P型基区内电子寿命 N型基区内空穴寿命 因此掺金后，尽量Au可能扩散至整个芯片内，但NPN管的β值仍可控制在数字电路晶体的合理范围内 β=15 ～30;§1-3：IC中晶体管的无源寄生效应;描述无源寄生效应的典型的晶体管结构如下;1