电子技术基础[张龙兴版]全套教案.doc

PAGE  PAGE - 177 - 课??题13.1?寄存器 课?型新课授课班级授课时数2 教学目标1．了解时序逻辑电路与组合逻辑电路结构及功能的区别，了解时序逻辑电路的基本应用。 2．掌握移位寄存器的电路结构和工作原理。 教学重点1．寄存器的分类，数码寄存器的电路结构和工作原理。 2．掌握移位寄存器的电路结构和工作原理。 教学难点移位寄存器的电路结构和工作原理。 学情分析 教学效果 教后记 新课 A．引入 时序逻辑电路简称时序电路：它是由组合逻辑电路和触发器两部分组成。时序逻辑电路的特点是：电路任一时刻的输出状态不仅与同一时刻的输入信号有关，而且与电??原有状态有关。 B．复习 1．组合逻辑电路的特点。 2．举例。 C．新授课 13.1?寄存器 13.1.1?数码寄存器 1．电路结构 数码寄存器（寄存器）：只具有接收、暂存数码和清除原有数码的功能。 控制端：4个触发器的时钟脉冲输入端连接在一起，作为接收数码的控制端。 输入端：是寄存器的数码输入端。 输出端：是寄存器的数据输出端。 清零端：各触发器的复位端连接在一起，作为寄存器的总清零端，低电平有效。 2．工作过程 （1）寄存数码前，寄存器应清零：令= 0，均为0态。 （2）寄存数码时，应使= 1。将待寄存的四位二进制数码分别输入D触发器各自的输入端。当时钟信号CP的上升沿到来时，根据D触发器的逻辑功能=?D，二进制数码得以输入寄存器。 （3）只要使= 1，CP = 0，寄存器就处在保持状态。完成了接收并暂存数码的功能。 3．特点 在接收数码时，各位数码是同时输入；输出数码时，也是同时输出。因此，这种寄存器称为并行输入、并行输出数码寄存器。 13.1.2?移位寄存器 1．单向移位寄存器 （1）右移寄存器 ① 电路组成 是最高位触发器，是最低位触发器，从左到右依次排列。 高位触发器的输出端Q与低一位触发器的输入端D相连。整个电路只有最高位触发器的输入端D接收输入的数码。 ② 工作原理 接收数码前，寄存器应清零。令= 0，则各位触发器均为0态。接收数码时，应使= 1。 假设初始状态0000，要输入数据为1101； 第一个CP上升沿到来后：= 1存入??，，其他三个触发器保持0态不变。1000。 第二个CP上升沿到来后：?=0移到???中，而移到中，此时。、仍为0态。?0100； 第三个CP上升沿到来后：= 1移到???中，移到中，移入，而状态仍为0态。?1010； 第四个CP上升沿到来后：= 1移到???中，其余各位触发器依次右移，结果??1001。 ③ 状态表 CP输入　　　0 1 2 3 40 1 0 1 10　 0 　 0 　0 1　 0 　0 　 0 0　 1 　 0 　0 1　 0 　1 　0 1　 1 0 　1④ 特点 从4个触发器的输出端可同时输出4位数码，即并行输出。 又可从最低位的输出端处输出，只需要连续送入4个CP脉冲，存放4位数码将从低位到高位，依次从串行输出端处输出，这就是串行输出方式。 右移寄存器具有串行输入、串并行输出的功能。 ⑤ 波形图 （2）左移寄存器 ① 电路组成 串接顺序由低位到高位。寄存的数码从低位的D端输入，从最高位的输出端串行输出。 ② 工作原理 接收数码前，寄存器应清零。令= 0，则各位触发器均为0态。接收数码时，应使= 1。 假设存入数据1101。 第一CP上升沿到来后：0001。 第二CP上升沿到来后：0011。 第三CP上升沿到来后：0110。 第四CP上升沿到来后：?1101。 2．双向移位寄存器 具有既能右移又能左移两种工作方式的寄存器，称为双向移位寄存器。 （1）集成4位双向移位寄存器CT74LS194的外引线排列 、为工作方式控制端，其取值不同，功能不同：保持、右移、左移及并行输入。 （2）CT74LS19逻辑功能表  功 能0 1 1 1 1× × 0 0 0 1 1 0 1 1清 零 保 持 右 移 左 移 并行输入（3）工作过程分析 = 1时： ① ??00，寄存器中的数据保持不变 ② ??01，右移，CP上升沿，DSR右移输入端的串行输入数据依次右移。 ③ ??10，左移，CP上升沿，DSL左移输入端的串行输入数据依次左移。 ④ ??11，寄存器处于并行输入工作方式，CP上升沿将并行输入的数据传送到寄存器的并行输出端。  （讲解电路） （分析工作原理） （讲解） （引导学生画波形图） （讲解） （引导学生