硬件描述语言第02讲.pptVIP

  1. 1、本文档共29页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
硬件描述语言第02讲

硬件描述语言及器件 ;教学安排;第2讲: VHDL语言的基本元素 ;1 标识符; VHDL的短标识符遵守以下规则的字符序列: (1) 标示符由英文字母、数字、下划线组成; (2) 必须以英文字母打头。 (3) 字符不区分大小写、数字(0~9)和下划线(_)。 (4) 下划线前后都必须有英文字母或数字。 一般地,对VHDL的保留字:ENTITY,ARCHITECTURE,END,BUS,USE,WHEN,WAIT,IS…在程序书写时,一般要求大写或黑体,使得程序易于阅读,易于检查错误。 ;合法的标识符: multi_screens Multi_screens Multi_Screens MULTI_SCREENS 非法标识符: illegal%name illegal-name illegal-name 3decode T_ _2 COUNTER_ ;VHDL’93版增加的标识符书写规则: (1) 扩展标识符用反斜杠来定界。\multi_screens\; (2) 允许包含图形符号、空格符。\mode A\, \$100\ 等; (3) 反斜杠之间的字符可以用保留字。\entity\, \end\等。 (4) 扩展标识符的界定符两个斜杠之间可以用数字打头。 \100$\, \2chip\, \4screens\等。 (5) 扩展标识符中允许多个下划线相连。 \Four__screens\, \TWO_Computer_sharptor\等。 (6) 扩展标识符区分大小写。\EDA\ 与\eda\不同。 (7) 扩展标识符与短标识符不同。例如:\COMPUTER\ 与Computer不同。 ;数据对象:在VHDL语言中,可以赋予一个值的客体(object)。 4种基本类型:常量(CONSTANT)、信号(SIGNAL)、变量(VARIABLE)和文件(FILES)。其中文件类型是VHDL’93标准中新增加的。 数据对象的物理意义: 常量通常表示数字电路中的地和电源; 信号表示设计中的某条硬件连接线; 变量通常表示暂存某些值的载体; ;常量(constant):是一个固定值;常量说明是对某一常量名赋予一个固定值。 常量说明格式: CONSTANT 常量名:数据类型 : = 表达式; 例: CONSTANT T1,T2:time : = 30ns; CONSTANT D:BIT_VECTOR : = “0001”; 注意:常量一旦赋值不能改变; 常量赋的值应和数据类型一致; 常量必须在实体、结构体或进程的说明区域指定。 定义在实体内的常量在实体对应的结构体中可见,定义在进程内的常量仅在进程内使用。;变量(VARIABLE):是局部量,用于??中间数据的临时存储。只能在进程、函数和过程中使用。变量说明格式: VARIABLE 变量名:数据类型 约束条件 :=表达式; 例:VARIABLE count:INTEGER RANGE 0 TO 255:=10; 变量赋值语句:目标变量名:=表达式(设定值) 注意:一旦赋值立即生效,不产生赋值延时。某一时刻仅包含一个值。 变量赋值和初始化赋值符号用“:=”表示。 在进程中说明的变量,若用于进程外,必须将值赋给一个相同类型的信号,即进程之间传递数据靠的是信号。;信号(signal):电子电路内部硬件实体相互连接的抽象。 信号声明格式: SIGNAL 信号名:数据类型 约束条件:=表达式; 例:SIGNAL sys_clk : BIT :=‘0’; --系统时钟信号 信号赋值语句: 目标信号名=表达式(设定值); 注意:信号是全局变量,可在进程之间通信; “:=”表示对信号直接赋值或初始赋值,不产生延时; 在程序中信号值代入用“=”带入符,且允许产生延时,是变量之间信号的传递方式,如:T1 = T2; 可在结构体、实体、块、包集合中声明和使用信号,在进程和子程序中只能使用信号,不能声明信号;;适用范围;2 数据对象;在VHDL中,单个位值(bit)用单引号(‘ ’)标明,而位向量值(bit_vector)用双引号(“ ”)标出。 STD_LOGIC(标准逻辑)数据类型只能取‘0’或‘1’,没有不定状态和高阻态,也就不能用来描述双向数据总线之类的功能,93版IEEE(IEEE1164)增加了标准逻辑数据类型共9种

文档评论(0)

shaoye348 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档