数字逻辑信号测试器的设计.doc

PAGE  PAGE 17 一、设计任务书 1、设计时间：2010.7.5～2010.7.9 2、地点：I404 3、课程设计题目：数字逻辑信号测试器的设计 4、设计内容及要求： 设计一个逻辑信号测试器。在数字电路测试、调试和检修时，经常要对电路中某点的逻辑电平进行测试，采用万用表或示波器等仪器仪表很不方便，而采用逻辑信号电平测试器可以通过声音来表示被测信号的逻辑状态，使用简单方便。电路由输入电路、逻辑状态识别电路和音响信号产生电路等组成。 1）、设计一个数字逻辑信号测试器，要求能正常测试高电平、低电平或高阻。 （1）、掌握集成运算放大器的工作原理及其应用。 （2）、掌握数字逻辑信号测试器的原理。 2）、设计要求 （1）、选取单元电路及元件； （2）、逻辑信号测试器的原理分析； （3）、音响产生和驱动电路的设计与调试； （4）、各单元电路的参数计算； （5）、整体电路的联调（完成全电路理论设计、仿真、调试 ）； （6）、撰写设计报告。 3）、设计参数 （1）、测量范围：低电平0.8V，高电平3.5V （2）、高低电平分别用1KHZ和800HZ的音响表示，被测信号在0.8～3.5V之间不发出声响。 （3）、工作电源为5V，输入电阻大于20K欧姆。 二、设计框图及整机概述 为了方便进行对某点的电平测试，设计一个逻辑信号测试器。在数字电路测试、调试和检修时，经常要对电路中某点的逻辑电平进行测试，采用万用表或示波器等仪器仪表很不方便，而采用逻辑信号电平测试器可以通过声音来表示被测信号的逻辑状态，使用简单方便。电路由输入电路、逻辑状态识别电路和音响信号产生电路等组成。输入的逻辑信号电平大于或小于所设定的高低电平电位，则音响发声，如若在高低电平之间，则音响不发声。利用这种方式设计电路，计算元器件参数，选择成本合适的器件，确定电路形式并进行仿真实验验证。 1、原理框图 图1 逻辑信号测试器的原理框图 对原理框图的描述： 1）、方案论证：如图1，逻辑信号测试器由三部分电路组成，分别是输入电路、逻辑信号识别电路和音响产??电路。输入一个逻辑信号，其电平值高于3.5V或低于0.8V音响发声，在0.8V和3.5V之间音响不发声，再观察输出Vo是否符合标准。 2）、步骤：（1）输入电压Vcc=5V。通过电阻分压得到高低两电平。 （2）输入一个逻辑信号，比较两个运算放大器同相端与反相端电压的高低。若同相端电压高于反相端，则输出电压为5V；若反相端电压高于同相端，则输出电压为0V。 （3）两个输出电压再通过一个双限比较器，若两个输出电压均为低电平，则输出Vo一直保持高电平，输出为一条直线；若一个高电平、一个低电平就会相应的在输出端形成矩形脉冲信号。 三、各单元电路的设计方案及原理说明 1、输入及逻辑信号识别电路 如图2所示，Vi是输入的被测逻辑电平信号，输入电路是由电阻R1和R2组成，其作用是保证输入端悬空时，Vi既不是高电平，也不是低电平。U1和U2组成的双限比较器对输入信号进行检测识别，U1的反相端为高电平值电位参考端，其电压值由电阻R3和R4分压后获得，记为VH。同理，U2的同相端为低电平值电位参考端，其值由R5和R6分压决定，记为VL。 比较器的同相输入端高于反相输入端电压时，比较器输出为高电平（5V），反之，则比较器输出为低电平（0V）。在保证VHVL的条件下，输入、输出状态有以下关系：见表1。 表1 输入、输出状态关系 输入U1（VA）U2（VB）ViVLVH低高VLViVH低低ViVHVL高低 通过分析比较器的输出状态，就能够判断输入逻辑信号电平的高低。被测逻辑电平信号高于高电位、低于低电位时音响发声；在高、低电位之间音响不发声。 图2 输入及逻辑信号识别 2、音响信号产生电路 图3 音响信号产生电路 如图3所示为音响信号产生电路原理图，主要由两个比较器U3和U4组成，根据前面对逻辑判断电路输出的研究，分3种情况介绍本电路的工作原理。 （1）当VA=VB=0V（均为低电平）时： 由于稳态时，电容C1两端电压为0，并且此时VA和VB两输入端均为低电平，二极管D1和D2截止，电容C1没有充电回路，而U3的同相输入端为基准电压3.5V，使得U3的同相端电位高于反相端电位，U3输出Vo通过电阻R3按指数规律为电容C2充电，达到稳态时电容C2的电压为高电平，U4的同相端（5V）高于反相端