第2章TMS320C54x的硬件结构剖析.ppt

第2章; 知识要点： 引脚功能、内外部总线结构、CPU结构、内部存储器结构、片内外设电路、系统控制等。;2.1 C54x的基本结构; TMS320C54x具有的主要优点如下： ① 围绕1组程序总线、3组数据总线和4组地址总线而建立的改进哈佛结构，提高了系统的多功能性和操作的灵活性。 ② 具有高度并行性和专用硬件逻辑的CPU设计，提高了芯片的性能。 ③ 具有完善的寻址方式和高度专业化指令系统，更适应于快速算法的实现和高级语言编程的优化。 ④ 模块化结构设计，使派生器件得到了更快的发展。 ⑤ 采用先进的IC制造工艺，降低了芯片的功耗，提高了芯片的性能。 ⑥ 采用先进的静态设计技术，进一步降低了功耗，提高芯片性能 ; TMS320C54x系列DSP芯片内部结构由10部分组成如下图所示。 ;; 各部分功能如下： ① 中央处理器（CPU） 它是DSP芯片的核心。采用流水线指令执行结构和相应的并行处理结构，可在一个周期内对数据进行高速的算术运算和逻辑运算。 ② 内部总线结构 有8组16位总线，可在一个指令周期内产生两个数据存储地址，实现流水线并行数据处理。 ③ 特殊功能寄存器 ’C54x系列有26个特殊功能寄存器，用来对片内各功能模块进行管理、控制、监视。它们位于具有特殊功能的RAM区。; ④ 数据存储器RAM ⑴双寻址RAM：在一个指令周期内，可对其进行两次存取操作，一次读出和一次写入。 ⑵单寻址RAM：在一个指令周期内，只能进行一次存取操作。 ⑤ 程序存储器 ROM 不同的’C54x器件ROM的容量配置不同。程序存储器可由ROM和RAM配置而成。; ⑥ I/O口（扩展功能） ’C54x系列芯片只有两个通用I/O引脚。BIO主要用来监视外部设备工作状态，XF用来发信号给外部设备。配有HPI和同步串行口和64K字I/O空间， HPI和同步串行口可以通过配置 ，用作通用I/O使用。 ⑦ 串行口 串行口功能不同，可分为4种：单通道同步串行口SP、带缓冲器单通道同步串行口BSP、并行带缓冲器多通道同步串行口McBSP及时分多通道带缓冲器串行口TMD。 ⑧ 主机接口HPI HPI是一个与主机通信的并行接口，主要用于DSP与其他总线或CPU进行通信。信息可通??’C54x的片内存储器与主机进行数据交换。分为8位标准HPI接口、8位增强型HPI接口、16位增强型HPI接口。; ⑨ 定时器 定时器是一个软件可编程的计数器，用来产生定时中断。可通过设置特定的状态来控制定时器的停止、恢复、复位和禁止。 ⑩ 中断系统 ’C54x的中断系统具有硬件中断和软件中断。 硬件中断：由外围设备信号引起的中断。分为： 片外外设引起的硬件中断、片内外设所引起的硬件中断。 软件中断：由程序指令（INTR、TRAP和RESET）所引起的中断。 中断管理的优先级为11~16个固定级，有4种工作方式。;2.2 C54x的主要特性和外部引脚;2. 存储器 ① 可访问最大存储空间为64千字的程序存储器、64千字的数据存储器和64千字的I/O空间 ② 片内ROM，可配置为程序存储器和数据存储器 ③ 片内RAM两种类型，即DARAM和SARAM 3. 指令系统 ① 支持单指令重复和块指令重复操作 ② 支持存储器块传送指令 ③ 支持32位长操作数指令 ④ 支持2操作数或3操作数的读指令 ⑤ 具有能并行存储和并行加载的算术指令 ⑥ 支持条件存储指令及中断快速返回指令 ;4. 在片外围电路 ① 具有软件可编程等待状态发生器 ② 设有可编程分区转换逻辑电路 ③ 有片内锁相环（PLL）发生器 ④ 支持全双工操作的串行口，可进行8位或16位串行通信 ⑤ 带4位预定标器的16位可编程定时器 ⑥ 设有与主机通信的并行接口（HPI） ⑦ 具有外部总线判断控制，以断开外部总线信号 ⑧ 数据总线具有总线保持器特性;5. 电源 ① 具有多种节电模式，可用IDLE1~3控制功耗 ② 可在软件控制下，禁止CLKOUT输出信号 6. 片内仿真接口 ① 具有符合IEEE1149.1标准的片内仿真接口 7. 速度 ① 5.0V电压器件，速度40MIPS，指令周期25ns ② 3.0V电压器件，速度80MIPS，指令周期12.5ns ③ 2.5V电压器件，速度100MIPS，指令周期10ns ④ 1.8V电压器件，速度200MIPS，指令周期10ns;2.2.2 C