IntelIA处理器结构和原理.pptVIP

;2.1 Pentium处理器;分支目标缓冲器;指令配对规则;2.2 P6微结构的处理器;关于乱序执行技术;2.2.2 Pentium III处理器内部结构及工作原理 ;2.3 NetBurst微结构的处理器 ;2.快速执行引擎 ;4. 执行跟踪Cache（execution trace Cache） ;2.3.2 Pentium 4处理器内部结构及工作原理 ;2.3.3 NetBurst微结构处理器的新技术 ;2. 超线程(Hyper-Threading, HT)技术;3. 双核(Dual-Core)技术 ;AMD的双核;4. Intel的EM64T技术 ;5. Intel的虚拟化技术;2.4 Core微结构的处理器 ;Core微结构的处理器系列;2.4.2 Conroe处理器内部结构与特点;Conroe处理器内部结构示意图 ;宽位动态执行(Wide Dynamic Execution) 着眼点在于提高每时钟周期处理的指令数，改善执行时间和能源效率，同时完整的取、发射、执行4条指令 宏融合（macrofusion）技术能够在译码期间将常见的指令对组合到一个单独的微代码中（Micro-op） 微代码融合（Micro-op fusion）技术能在微代码执行前将译码自同??个x86指令的几个微代码融合成更少的微代码 ;智能功效管理（Intelligent Power Capability） 超细粒度功耗控制能够只对处于工作状态的部件提供电源，而关闭非工作部件的电源供应，从而有效降低功耗。 分离总线技术能够使总线宽度动态适应数据宽度的需要，对无效的信息位使其进入低电压状态，从而进一步降低功耗。 功效管理平台技术通过调整散热风扇运作模式，从外部降低处理器温度。 ;Intel 智能内存访问（Intel? Smart Memory Access） 内存消歧技术利用装载（load）数据指令和存储（store）数据指令之间的乱序执行来提高乱序执行部件的效率，其原则是尽量将load指令提到它前面不冲突的store指令之前执行。 高级预取技术解决了确保被使用的数据已经位于最靠近能获得最小内存延迟的地方的问题。 ;Intel高级智能Cache (Intel? Advanced Smart Cache) －带来了新的双核结构 采用了共享L2 Cache的双核结构 可以在两个核心间动态调整L2 Cache的分配 ;Intel高级数字多媒体增强技术 (Intel? Advanced Digit Media Boost) 引入128 位SIMD执行单元 可以在一个时钟内完成128位的SIMD整型和浮点运算。 ;2.5 IA-32处理器基本执行环境 ;虚拟8086模式（V86模式）;IA-32e模式（支持Intel EM64T的IA-32处理器才有）;工作模式的转换;2.5.2 IA-32处理器中的寄存器 ;AH AL BH BL CH CLDH DL SP BP DI SI;1.通用寄存器;1.通用寄存器;64位模式下的通用寄存器;2.段寄存器;3.指令指针寄存器;EFLAGS 标志寄存器（ 程序状态字寄存器PSW ）：记录系统运行中的各种状态 和信息。由各种标志位构成，反映运算后的结果特征，将影响某些指令（如条件转移指令）的执行。; 8086/8088程序状态寄存器（标志寄存器） b15 b8 b7 b0 OF DF IF TF SF ZF AF PF CF 符号 名称 值为“1”的条件 CF 进位标志 加/减法时产生进位/借位 OF 溢出标志 运算结果超出有符号整数能表示的范围 ZF 零标志 运算结果为0时 SF 符号标志 运算结果的最高位为“1”时 AF 辅助进位标志 运算时半字节（b3）产生进位/借位 PF 奇偶标志 操作结果低8位为“1”的位数为偶数时 DF 方向标志 串操作中地址指针向低地址方向移动 IF 中断允许标志 允许CPU响应可屏蔽中断请求时 TF 跟踪标志