新型存储器系统.ppt

*;*;5.1 存储器分类;存储器分类;5.1.1 存储器分类;5.1.2 按不同的读写策略分类;堆栈的生成方式;堆栈建立与操作示例;5.2 半导体存储器结构;读 写 控 制 逻 辑;RAM芯片的组成与结构（二）;静态RAM的六管基本存储单元;动态RAM的单管基本存储单元;静态RAM芯片的引脚特性; 产品出厂时存的全是1，用户可一次性写入，即把某些1改为0。但只能一次编程。;紫外线可擦除ROM (UVEPROM);写入（写0）;27系列EPROM芯片管脚排列;UV-EPROM操作真值表;快闪存储器(Flash Memory);FLASH存储器;28F256芯片引脚功能:;28F256功能表:;28F256命令表:;5.2.3 半导体存储芯片的主要技术指标;存储容量单位;5.3.1 存储器分层结构;5.3.2 存储器的地址映射;虚拟地址 ——————— 物理地址;;5.3.3现代计算机的四级存储结构;现代计算机中的多级存储器体系结构;;寄存器组 特点：读写速度快但数量较少；其数量、长度以及使用方法会影响指令集的设计。 组成：一组彼此独立的Reg，或小规模半导体存储器。 RISC：设置较多Reg，并依靠编译器来使其使用最大化。 Cache 高速小容量(几十千到几兆字节)； 借助硬件管理对程序员透明； 命中率与失效率；;cache的功效;存储器分层结构;small endianness;不同宽度数据的存储方式;Cache技术和虚拟存储器技术;5.4 主存储器设计技术;5.4.2 内（主）存储器的基本结构;存储芯片的位扩展;存储芯片的字扩展;存储芯片的字、位同时扩展;并行存储器;4体交叉存储器;在下图所示的低位多体交叉存储器中，若处理器要访问的字地址为以下十进制数值，试问该存储器比单体存储器的平均访问速率提高多少 (忽略初启时的延时) ？ (a)1，2，3，4，…，100 (b)2，4，6，8，…，200 (c)3，6，9，12，…，300 ;双端口存储器;相联（联想）存储器;5.4.3 两级物理地址译码方案; 假设某系统地址总线宽度为20 bit，现需要将0C0000H ~ 0CFFFFH地址范围划分为8个同样大小的地址空间，提供给总线上的8个模块，试设计相应的译码电路。 ;;部分译码方式;模块;;三种译码方式的比较; 设计一个地址译码电路，要求每个模块内占用地址数为4，模块地址在1000H~13DFH范围内可选 ;5.4.4 内存储器与并行总线的接口; ;总线隔离技术;总线上数据??地址线分离时的时序示例;总线上数据与地址线复用时的时序示例;第五章 习题